1eelc.xaut.edu.cn/files/201809059222.doc · web viewacceptance testing (wat: wafer acceptance...
TRANSCRIPT
![Page 1: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/1.jpg)
1 Abrupt junction:突变结2 acceptance testing (WAT: wafer acceptance testing)
3 acceptor: 受主,如 B,掺入 Si中需要接受电子4 ACCESS:一个 EDA(Engineering Data Analysis)系统5 Acid:酸6 Active device:有源器件,如 MOS FET(非线性,可以对信号放大)
7 Align mark(key):对位标记8 Alloy:合金9 Aluminum:AL
10 Ammonia:NH3
11 Ammonium fluoride:NH4F
12 Ammonium hydroxide:NH4OH
13 Amorphous silicon:α-Si,非晶硅(不是多晶硅)14 Analog:模拟的15 Angstrom:A(1E-10m)16 Anisotropic:各向异性(如 POLY ETCH)17 anneal:退火18 AQL(Acceptance Quality Level):接受质量标准,在一定采样下,可以 95%置信度通过质量标准(不同于可靠性,可靠性要求一定时间后的失效率)
19 APCVD:常压化学汽相淀积
![Page 2: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/2.jpg)
20 ARC(Antireflective coating):抗反射层(用于METAL等层的光刻)21 Antimony(Sb)22 Argon(Ar)23 Arsenic(As)24 Arsenic trioxide(As2O3)25 Arsine(AsH3)
26 Asher:去胶机27 Aspect ration:形貌比(ETCH中的深度、宽度比)28 Autodoping:自搀杂(外延时 SUB的浓度高,导致有杂质蒸发到环境中后,又回掺到外延层)
29 Avalanche breakdown :雪崩击穿30 B. B (bird break):鸟嘴31 Back end:后段(CONTACT以后、PCM测试前)32 Baseline:标准流程33 Benchmark:基准34 Bias/Side——版图上的图形几何尺寸按设计规则画好了,但是由于工艺的原因,做到圆片上的实际尺寸会发生变化。为此,制版时先做个补偿。比如设计要求 ACTIVE尺寸为 1um,版图上尺寸也为1um,但由于在长场氧时会产生鸟嘴,使真正的 ACTIVE变小。场氧厚度不同的话鸟嘴的长度也不同,如 0.6um工艺中,鸟嘴为0.2um,那么实际做出来的ACTIVE只有 0.6um,不符合设计的要求。因此,制版时,将 ACTIVE 的尺寸做成 1.4um,每边鸟嘴为0.2um,实际的ACTIVE为 1um,符合设计的要求。
35 binder:黏合剂
![Page 3: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/3.jpg)
36 Bipolar:双极37 Block Size:FRAME的总体尺寸,也是光刻曝光的步进。受光刻机视场的限制。
38 Boat:扩散用(石英)舟39 BPSG (boro-phospho-silicate-glass) 硼硅玻璃40 Buffer:芯片到划片槽之间的缓冲区。可以在划片时保护芯片。41 CD: (Critical Dimension)临界(关键)尺寸。在工艺上通常指条宽,例如 POLY CD 为多晶条宽。
42 CD Spec.——每个层次的最小条宽要求。在版图上有特定的图形给掩膜厂在版制成后测量条宽是否达到要求。曝光显影后测量条宽来检验曝光时间是否合适。腐蚀后测量条宽来检验是否达到要求。
43 C/D——Clear/Dark。版图上的图形对应到掩模版上或是黑区或是白区。曝光时,黑区起遮光作用,光透过白区照到对应的光刻胶上使这部分胶的溶解性发生变化。而图形的黑白与光刻胶的性质有关。光刻胶分正胶和负胶。正胶在曝光前对某些溶剂是不可溶的,而曝光后变成了可溶的。反之为负胶。现在上华一般情况下用的是正胶,即白区的图形对应的这部分胶在曝光显影后被溶解掉,黑区对应的这部分胶留下。离子注入时,被胶挡住的区域不会被注到。腐蚀时,未被胶挡住的金属膜或其他薄膜会被腐蚀掉。MASK TOOLING上的“NWELL 1 C”,就是告诉掩膜厂做 N阱版要用 LAYER 1的图形,这部分图形在版上要做成白区。
44 Character window:特征窗口。用文字或数字描述的包含工艺所有特
![Page 4: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/4.jpg)
性的一个方形区域。45 Charge:电荷46 Chemical-mechanical polish(CMP):化学机械抛光法。一种去掉圆片表面某种物质的方法。
47 Chemical vapor deposition(CVD):化学汽相淀积。一种通过化学反应生成一层薄膜的工艺。
48 Chip:碎片或芯片。49 Chip Shrinkage:100 %——芯片的实际尺寸是芯片版图的 100%。有时候设计公司 LAYOUT的尺寸会是实际尺寸的 N倍,那么在制版时就要把芯片版图缩回到实际需要的尺寸。
50 CIM:computer-integrated manufacturing的缩写。用计算机控制和监控制造工艺的一种综合方式。
51 Circuit design :电路设计。一种将各种元器件连接起来实现一定功能的技术。
52 Cleanroom:一种在温度,湿度和洁净度方面都需要满足某些特殊要求的特定区域。
53 Compensation doping:补偿掺杂。向 P型半导体掺入施主杂质或向N
型掺入受主杂质。54 CMOS:complementary metal oxide semiconductor 的缩写。一种将
PMOS和NMOS在同一个硅衬底上混合制造的工艺。55 coating:涂布56 Computer-aided design(CAD):计算机辅助设计。
![Page 5: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/5.jpg)
57 Conductivity type:传导类型,由多数载流子决定。在 N型材料中多数载流子是电子,在 P型材料中多数载流子是空穴。
58 Contact:孔。在工艺中通常指孔 1,即连接铝和硅的孔。59 Control chart:控制图。一种用统计数据描述的可以代表工艺某种性质的曲线图表。
60 Correlation:相关性。61 cross linking: 交联62 Cp:工艺能力,详见 process capability。63 Cpk:工艺能力指数,详见 process capability index。64 CVD:化学汽相淀积65 Cycle time:圆片做完某段工艺或设定工艺段所需要的时间。通常用来衡量流通速度的快慢。
66 DDD:双扩散漏67 Damage:损伤。对于单晶体来说,有时晶格缺陷在表面处理后形成无法修复的变形也可以叫做损伤。
68 Defect density:缺陷密度。单位面积内的缺陷数。69 Depletion implant:耗尽注入。一种在沟道中注入离子形成耗尽晶体管的注入工艺。(耗尽晶体管指在栅压为零的情况下有电流流过的晶体管。)
70 Depletion layer:耗尽层。可动载流子密度远低于施主和受主的固定电荷密度的区域。
71 Depletion width:耗尽宽度。53中提到的耗尽层这个区域的宽度。
![Page 6: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/6.jpg)
72 Deposition:淀积。一种在圆片上淀积一定厚度的且不和下面层次发生化学反应的薄膜的一种方法。
73 Depth of focus(DOF):焦深。74 design of experiments (DOE):为了达到费用最小化、降低试验错误、以及保证数据结果的统计合理性等目的,所设计的初始工程批试验计划。
75 develop:显影(通过化学处理除去曝光区域的光刻胶,形成所需图形的过程)
76 developer:Ⅰ)显影设备; Ⅱ)显影液77 diborane (B2H6):乙硼烷,一种无色、易挥发、有毒的可燃气体,常用来作为半导体生产中的硼源
78 Die Size:Ref Size+2Xbuffer。79 dichloromethane (CH2CL2):二氯甲,一种无色,不可燃,不可爆的液体。
80 dichlorosilane (DSC):二氯甲硅烷,一种可燃,有腐蚀性,无色,在潮湿环境下易水解的物质,常用于硅外延或多晶硅的成长,以及用在沉积二氧化硅、氮化硅时的化学气氛中。
81 die:硅片中一个很小的单位,包括了设计完整的单个芯片以及芯片邻近水平和垂直方向上的部分划片槽区域。
82 dielectric:Ⅰ)介质,一种绝缘材料; Ⅱ)用于陶瓷或塑料封装的表面材料,可以提供电绝缘功能。
83 diffused layer:扩散层,即杂质离子通过固态扩散进入单晶硅中,
![Page 7: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/7.jpg)
在临近硅表面的区域形成与衬底材料反型的杂质离子层。84 diode:二极管85 disilane (Si2H6):乙硅烷,一种无色、无腐蚀性、极易燃的气体,燃烧时能产生高火焰,暴露在空气中会自燃。在生产光电单元时,乙硅烷常用于沉积多晶硅薄膜。
86 donor:施主87 drive-in:推阱,指运用高温过程使杂质在硅片中分布扩散。88 dry etch:干刻,指采用反应气体或电离气体除去硅片某一层次中未受保护区域的混合了物理腐蚀及化学腐蚀的工艺过程。
89 EDS:特征X射线能量色散谱仪90 effective layer thickness:有效层厚,指在外延片制造中,载流子密度在规定范围内的硅锭前端的深度。
91 EM:electromigration,电子迁移,指由通过铝条的电流导致电子沿铝条连线进行的自扩散过程。
92 embed[ im5bed ]vt.使插入, 使嵌入, 深留, 嵌入, [医]包埋93 epitaxial layer:外延层。半导体技术中,在决定晶向的基质衬底上生长一层单晶半导体材料,这一单晶半导体层即为外延层。
94 equipment downtime:设备状态异常以及不能完成预定功能的时间。95 etch:腐蚀,运用物理或化学方法有选择的去除不需的区域。96 exposure:曝光,使感光材料感光或受其他辐射材料照射的过程97 EXPOSURE LATITUDE曝光窗口98 evaporation deposition:蒸镀
![Page 8: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/8.jpg)
99 fab:常指半导体生产的制造工厂。100 feature size:特征尺寸,指单个图形的最小物理尺寸。101 field-effect transistor(FET):场效应管。包含源、漏、栅、衬四端,由源经栅到漏的多子流驱动而工作,多子流由栅下的横向电场控制。
102 film:薄膜,圆片上的一层或多层迭加的物质。103 flat:平边104 flatband capacitanse:平带电容105 flatband voltage:平带电压106 flow coefficicent:流动系数107 flow velocity:流速计108 flow volume:流量计109 flux:单位时间内流过给定面积的颗粒数110 FMA: 失效模式分析111 forbidden energy gap:禁带112 four-point probe:四点探针台113 FOX:场氧114 FRAME:就是将光刻对位标记,FRAME不包括芯片的图形,只是将芯片在 FRAME中的位置留空,由制版厂将 FRAME和芯片的图形组合起来。
115 functional area:功能区116 gate oxide:栅氧117 glass transition temperature:玻璃态转换温度118 glue layer :黏着层
![Page 9: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/9.jpg)
119 gowning:净化服120 gray area:灰区121 grazing incidence interferometer:切线入射干涉仪122 HB (hard bake):后烘 (thermal srtability)123 heteroepitaxy:单晶长在不同材料的衬底上的外延方法124 high-current implanter:束电流大于 3ma的注入方式,用于批量生产125 hign-efficiency particulate air(HEPA) filter:高效率空气颗粒过滤器,去掉 99.97%的大于 0.3um的颗粒
126 HMDS:六甲基二硅氨127 host:主机128 hot carriers:热载流子129 hydrophilic:亲水性130 hydrophobic:疏水性131 impurity:杂质132 IMMESESEION:浸润显影133 Impact ionization:碰撞电离134 inductive coupled plasma(ICP):感应等离子体135 inert gas:惰性气体136 initial oxide:一氧137 IN-LINE MONITOR:用于在线监控膜厚和测量条宽等的图形。138 insulator:绝缘139 isolated line:隔离线
![Page 10: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/10.jpg)
140 IMD:金属间介质层141 implant : 注入142 impurity n : 掺杂143 junction : 结144 junction spiking n :铝穿刺145 kerf :划片槽146 KLA:圆片颗粒检测仪147 landing pad n :PAD
148 Layer No.——版图中数据区的层次。如 N阱画在 LAYER 1上,则做N阱版时,数据区的层次号为“1”。
149 layout:就是版图设计150 LDD:轻扩散漏151 lithography n 制版152 loading effect :负载效应153 LPCVD:低压化学汽相淀积154 maintainability, equipment : 设备产能155 maintenance n :保养156 majority carrier n :多数载流子157 masks, device series of n : 一成套光刻版158 Mask Grade——版的等级。不同工艺线宽不同层次对版的均匀性套刻精度要求不同。S级最高,余下依次为A、B、C、D。
159 Mask Name——版名。
![Page 11: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/11.jpg)
160 Mask Scale 5:1——掩模版上的图形尺寸要将 TOOLING中所标的尺寸放大 5倍。
161 MASK TOOLING:就是制版文件162 Mask Material——掩模版的材质。有石英(QZ),普通玻璃(SL),低膨玻璃(LE)等。
163 Mask Size——掩模版的尺寸。我们一般采用 5寸版(长宽为 5英寸,厚 0.09英寸)。
164 material n :原料165 matrix n 1 :矩阵166 mean n : 平均值167 measured leak rate n :测得漏率168 median n :中间值169 memory n : 记忆体170 metal n :金属171 nanometer (nm) n :纳米172 nanosecond (ns) n :纳秒173 nitride etch n :氮化物刻蚀174 nitrogen (N2 ) n: 氮气,一种双原子气体175 n-type adj :n型176 OFF-LINE MONITOR:用于制造完成后分析异常的图形。177 ohms per square n:欧姆每平方: 方块电阻178 orientation n: 晶向,一组晶列所指的方向
![Page 12: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/12.jpg)
179 overlap n : 交迭区180 OVER ETCH:过腐蚀181 oxidation n :氧化,高温下氧气或水蒸气与硅进行的化学反应182 passivation:钝化层183 Pellicle Side/Type——是否贴膜和贴膜类型。在掩模版上贴上膜框以保护掩模版。膜框的大小与所用NIKON机类型有关。NIKON2005的视 场 为 20mmX20mm , 则 BLOCK 最 大 可 做 到20mmX20m。NIKON1505的视场为 15mmX15mm,则 BLOCK最大可做到 15mmX15mm。膜框需把整个 BLOCK都保护起来,因此2005的膜框比 1505大,只能适用于 NIKON2005,1505的膜框却两者都适用。
184 plasma:等离子体185 PMD:金属前介质层186 phosphorus (P) n :磷 ,一种有毒的非金属元素187 photomask n :光刻版,用于光刻的版188 photomask, negative n:反刻
189 images:去掉图形区域的版190 PECVD:等离子化学汽相淀积191 photomask, positive n:正刻192 photoactivity:光活性193 pilot n :先行批,用以验证该工艺是否符合规格的片子194 plasma n :等离子体,用于去胶、刻蚀或淀积的电离气体
![Page 13: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/13.jpg)
195 plasma-enhanced chemical vapor deposition (PECVD) n: 等离子体化学气相淀积,低温条件下的等离子淀积工艺
196 plasma-enhanced TEOS oxide deposition n:TEOS淀积,淀积 TEOS
的一种工艺197 plus:加上“+” NPLUS:198 pn junction n:pn结
199 pocked bead n:麻点,在 20X下观察到的吸附在低压表面的水珠200 polarization n:偏振,描述电磁波下电场矢量方向的术语201 Polish:磨光,光泽202 polycide n:多晶硅 /金属硅化物, 解决高阻的复合栅结构203 polycrystalline silicon (poly) n:多晶硅,高浓度掺杂(>5E19)的硅,能导电。
204 polymer:聚合物205 polymorphism n:多态现象,多晶形成一种化合物以至少两种不同的形态结晶的现象
206 potential:电势207 priming:前处理208 PVD:物理汽相淀积209 prober n :探针。在集成电路的电流测试中使用的一种设备,用以连接圆片和检测设备。
210 process control n :过程控制。半导体制造过程中,对设备或产品规范的控制能力。
![Page 14: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/14.jpg)
211 profile: 剖面形貌212 proximity X-ray n :近X射线:一种光刻技术,用 X射线照射置于光刻胶上方的掩 膜版,从而使对应的光刻胶暴光。
213 puddle:静态显影214 PSG:(phosphoro-silicate-glass)磷硅玻璃215 pure water n : 纯水。半导体生产中所用之水。216 punch-through(PT):穿通217 pyrometer:n.[物]高温计218 quantum device n :量子设备。一种电子设备结构,其特性源于电子的波动性。
219 quartz carrier n :石英舟。220 random access memory (RAM) n :随机存储器。221 random logic device n :随机逻辑器件。
222 rapid thermal processing (RTP) n :快速热处理(RTP)。
223 reactive ion etch (RIE) n : 反应离子刻蚀(RIE)。224 reactor n :反应腔。反应进行的密封隔离腔。225 recipe n :菜单。生产过程中对圆片所做的每一步处理规范 .
226 Ref Size:芯片的实际尺寸。227 resistant:电阻228 rotating:(-head) sprinkler (喷头)旋转式喷灌器229 resin:树脂230 RF:射频
![Page 15: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/15.jpg)
231 RIE:反应离子腐蚀232 RTA:快速热退火233 SB (soft bake): 前烘234 scanning electron microscope (SEM) n :电子显微镜(SEM)。235 scheduled downtime n : (设备)预定停工时间。236 sheet resistant:薄膜电阻237 Schottky barrier diodes n :肖特基二极管。
238 scribe line n :划片槽。
239 sacrificial etchback n :牺牲腐蚀。
240 sac—oxide:牺牲氧化241 Scribe Line C/D——划片槽内非数据区的黑白。242 SEM:扫描电镜243 semiconductor n :半导体。电导性介于导体和绝缘体之间的元素。244 sensitizer : 感光剂245 sheet resistance (Rs) (or per square) n :薄层电阻。一般用以衡量半导体表面杂质掺杂水平。
246 side load: 边缘载荷,被弯曲后产生的应力。247 silicon on sapphire(SOS)epitaxial wafer:外延是蓝宝石衬底硅的原片248 SDG:有源区249 small scale integration(SSI):小规模综合,在单一模块上由 2到 10个图案的布局。
250 solvent: 溶剂
![Page 16: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/16.jpg)
251 SOG:(spin-on-glass)旋涂玻璃252 source code:原代码,机器代码编译者使用的,输入到程序设计语言里或编码器的代码。
253 spectral line: 光谱线,光谱镊制机或分光计在焦平面上捕捉到的狭长状的图形。
254 space etch :隔离腐蚀255 SPICE MODEL:测试模块,用于提取工艺参数模型。256 spin webbing: 旋转带,在旋转过程中在下表面形成的细丝状的剩余物。
257 spray:喷雾显影258 sputter etch: 溅射刻蚀,从离子轰击产生的表面除去薄膜。259 sputtering deposition:贱镀260 stacking fault:堆垛层错,原子普通堆积规律的背离产生的 2次空间错误。
261 steam bath:蒸汽浴,一个大气压下,流动蒸汽或其他温度热源的暴光。
262 Step:个 BLOCK内芯片在X方向排布几个,在Y方向排布几个。263 step response time:瞬态特性时间,大多数流量控制器实验中,普通变化时段到气流刚 到达特定地带的那个时刻之间的时间。
264 stepper: 步进光刻机(按 BLOCK来曝光)265 stress test: 应力测试,包括特定的电压、温度、湿度条件。266 strip:剥去,脱掉
![Page 17: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/17.jpg)
267 surface profile:表面轮廓,指与原片表面垂直的平面的轮廓(没有特指的情况下)。
268 swing curve:波动曲线269 symptom:征兆,人员感觉到在一定条件下产生变化的弊病的主观认识。
270 tack weld:间断焊,通常在角落上寻找预先有的地点进行的点焊(用于连接盖子)。
271 Taylor tray:泰勒盘,褐拈土组成的高膨胀物质。272 temperature cycling:温度周期变化,测量出的重复出现相类似的高低温循环。
273 TENC:颗粒测试仪274 testability:易测性,对于一个已给电路来说,哪些测试是适用它的。275 thermal deposition:热沉积,在超过 950度的高温下,硅片引入化学掺杂物的过程。
276 thin film:超薄薄膜,堆积在原片表面的用于传导或绝缘的一层特殊薄膜。
277 titanium(Ti): 钛。278 TIN:钛的氮化物279 toluene(C6H5CH3): 甲苯。有毒、无色易燃的液体,它不溶于水但溶于酒精和大气。
280 TRACK:光刻281 1,1,1-trichloroethane(TCA)(CL3CCH3): 有毒、不易燃、有刺激性气味
![Page 18: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/18.jpg)
的液态溶剂。这种混合物不溶于水但溶于酒精和大气。282 tungsten(W): 钨。283 tungsten hexafluoride(WF6): 氟化钨。无色无味的气体或者是淡黄色液体。在 CVD中WF6用于淀积硅化物,也可用于钨传导的薄膜。
284 tinning: 金属性表面覆盖焊点的薄层。285 total fixed charge density(Nth): 下列是硅表面不可动电荷密度的总和:氧化层固定电荷密度(Nf)、氧化层俘获的电荷的密度(Not)、界面负获得电荷密度(Nit)。
286 volatile可变的287 watt(W): 瓦。能量单位。288 wafer flat: 从晶片的一面直接切下去,用于表明自由载流子的导电类型和晶体表面的晶向,也可用于在处理和雕合过程中的排列晶片。
289 wafer process chamber(WPC): 对晶片进行工艺的腔体。290 well: 阱。291 wet chemical etch: 湿法化学腐蚀。292 trench: 深腐蚀区域,用于从另一区域隔离出一个区域或者在硅晶片上形成存储电容器。
293 via: 通孔。使隔着电介质的上下两层金属实现电连接。294 well &tub:阱295 window: 在隔离晶片中,允许上下两层实现电连接的绝缘的通道。296 the plane junction : ( the parallel plane junction,one-dimensional
diode,ideal P-N junction)平行平面结
![Page 19: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/19.jpg)
297 torr : 托。压力的单位。298 vapor pressure: 当固体或液体处于平衡态时自己拥有的蒸汽所施加的压力。蒸汽压力是与物质和温度有关的函数。
299 vacuum: 真空。300 transition metals: 过渡金属。
![Page 20: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/20.jpg)
a) SS171 PCM Test List Description
301 Test name 302 Description 303 Test Method and Condition
304 N+ SHEET RES 305 N+范德堡电阻
306 Force current on 2 terminals,measure voltagon the other 2 terminals(totally measure 4 direction)
307 If the Vmax/Vmin in the criterion,take the average of the four voltage as the Vmeasure
308 Rs=4.532*Vmeasure/Iforce
309 P+ SHEET RES 310 P+范德堡电阻
311 NTUB SHEET RES 312 N阱范德堡电阻
313 GATE SHEET RES 314多晶范德堡电阻
315 NGATE SHEET RES
316 N+注入的多晶范德堡电阻
317 PGATE SHEET RES
318 P+注入的多晶范德堡电阻
319 M1 SHEET RES. 320金属 1范德堡电阻
321 M2 SHEET RES 322金属 2范德堡电阻
323 N+ CONT.
324 N+接触孔电阻 325 Measure it using a four point Kelvin technique.Force a certain current on one opposite direction ,then measure voltage on
![Page 21: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/21.jpg)
RES
the other opposite direction.326 Rc=Vmeasure/Iforce
327 P+ CONT. RES 328 P+接触孔电阻
329 GATE CONT RES 330多晶接触孔电阻
331 POLY CONT RES 0.45
332 0.45um 多晶接触孔电阻
333 NGATE CONT RES
334 N+注入的多晶接触孔电阻
335 N+ CONT RES 0.45
336 0.45umN+注入多晶接触孔电阻
337 P+ CONT RES 0.45
338 0.45umP+注入的接触孔电阻
339 PGATE CONT RES
340 P+注入的多晶接触孔电阻
341 N+/PTUB BV POS
342 N+/P阱正向击穿电压
343 Force a certain current to the two terminals.Then measure the voltage, both positive & negative.when the current is 1uA,the valtage is the BV.
344 N+/PTUB BV NEG
345 N+/P阱负向击穿电压
346 P+/ 347 P+/N阱正向击穿电
![Page 22: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/22.jpg)
NTUB POS BV 压
348 P+/NTUB NEG BV
349 P+/N阱负向击穿电压
350 NTUB/PTUB BV POS
351 N 阱 /P 阱正向击穿电压
352 NTUB/PTUB BV NEG
353 N 阱 /P 阱负向击穿电压
354 M1 LINE/EXT ISO
355金属 1 铝条间的漏电
356 Force a certain voltalge to a two-teminal device.Then measurethelow current.The result comes as -LOG(Imeasure)
357 M2 LINE/EXT ISO
358金属 2 铝条间的漏电
359 N+/PW Lkg 360 N+/PW结漏电
361 Force a certain voltalge to a two-terminal device(sub grounding).Then measure the currentThe result comes as LOG.
362 NTOX CAM LKG 363 N+/TUB漏电
364 P+/NW Lkg 365 P+/NW结漏电
366 NTUB 100/20 RES 367 100/20N阱电阻
368
369Force a curent to two terminal resisitance, measure the voltage.
373 NTU 374 100/10N阱电阻
![Page 23: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/23.jpg)
B 100/10 RES
370R=Vmeasure / Itest371 NTUB Line Res,Force 10uA372 N+,P+ ,PGATE Line Res,Force
0.1mA375 NTU
B 100/4 RES 376 100/4N阱电阻
377 NTUB 100/2.5 RES 378 100/2.5N阱电阻
379 N+ 100/20 RES 380 100/20N+电阻
381 N+ 100/0.5 RES 382 100/0.5N+电阻
383 P+ 100/20 RES 384 100/20P+电阻
385 P+ 100/0.5 RES 386 100/0.5P+电阻
387 PGATE 100/20 RES
388 100/20P+注入的多晶电阻
389 PGATE 100/10 RES
390 100/10P+注入的多晶电阻
391 PGATE 100/
392 100/0.5P+注入的多晶电阻
![Page 24: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/24.jpg)
0.5 RES
393 PGATE 100/0.4 RES
394 100/0.4P+注入的多晶电阻
395 M1 100/5 RES 396 100/5金属 1电阻
397 Force current on 2 terminals,measure voltagon the other 2 terminals(totally measure 4 direction).
398 If the Vmax/Vmin in the criterion,take the average of the four voltage as the Vmeasure
399 Rs=4.532*Vmeasure/Iforce
400 M1 100/2 RES 401 100/2金属 1电阻
402 M1 150/1 RES 403 150/1金属 1电阻
404 M1 100/0.6 RES 405 100/0.6金属 1电阻
406 M2 100/5 RES 407 100/5金属 2电阻
408 M2 100/2 RES 409 100/2金属 2电阻
410 M2 100/1 RES 411 100/1金属 2电阻
412 M2 100/0.7 RES 413 100/0.7金属 2电阻
414 N 20x20 Vt
415 20*20N管开启电压 416 Measure threshold voltage in linearregion:(P sweep NEG)Vds=0.1V, Vbs=0, SweepVgate from 0 to4V to find
![Page 25: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/25.jpg)
peak Gm,Vt=Vintercept-0.5*VdsBeta:Beta=△(Ids)/(Vgstep*Vdd)Ion:Force Vds=Vgs=Vdd,and measure Ids
417 Ioff:ForceVds=Vdd,Vgs=0and measure Ids
418 N 20x20 BETA 419 20*20N管跨导
420 N 20x20 Ioff 421 20*20N 管漏电
422 N 20x20 Ion 423 20*20N管导通电流
424 P 20x20 Vt 425 20*20P管开启
426 P 20x20 Vt@Vbg=1.5
427 20*20P 管 在Vbg=1.5V下的开启
428 N 20x20 Vt@Vb=1.5
429 20*20N管在 Vb=5V下的开启电压
430 N 20x20 BVd/sgt
431 20*20N 管击穿电压
432 Measure transistor breakdown voltage or punchthrough voltage.Force Vgs=0,and measure Vds at the point of Ids=1uA. The measuredvalue is returned as BVd/gst. Measure BVt/sdg and BVsd/gt is the same method.433 N
20x20 BVt/sdg 434 20*20N管击穿电压
435 N 20x20 BVsd/gt
436 20*20N 管击穿电压
437 P 20x2
438 20*20P管击穿电压
![Page 26: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/26.jpg)
0 BVd/sgt
439 P 20x20 BVt/sdg 440 20*20P管击穿电压
441 P 20x20 BVsd/gt 442 20*20P管击穿电压
443 N 20x20 Isub@5
444 20*20N管在 Vd=5V下的衬底电流
445 Force Vds=5.0V,Vbs=0V,sweep Vgs to find
446 the peak substrate current.
447 N 20x20 Vg@Isub
448 20*20N管在 Isub最大时Vg
449 Toxfn Ptox 450 N阱内栅氧厚度
451 Forcing initial current 100nA on oxide capacitor and measure voltage to get oxide thickness. This sub-program return another parameter Vbd. We use 10nA/um2 current on oxide, measure voltage to reflect oxide breakdown
452 Toxfn Ntox 453 P阱内栅氧厚度
454 BV GOX/NW 455 GOX/NW击穿电压
456 BV GOX/PW 457 GOX/PW击穿电压
458 N 0.50u Leff(Beta) 459 0.50uN管有效沟长
460 Linear region MAX SLOPE method to measure Vt.BETA=MAX
461 (SLOPE/Vds)Rslt=Bsq*(Lcsq-Lcx)/(Bx-Bsq)
462 P 0.55u
463 0.55uP管有效沟长
![Page 27: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/27.jpg)
Leff(Beta)
464 P 0.6u Weff(Ion) 465 0.6uP管有效沟宽
466 Measure Ids@Vd=Vg=Vdd for the 2 transistor.
467 Rslt=Ionx*(Wl-Wx)/(Ionl-Ionx)
468 N 0.5u We(Ion) 469 0.5uN管有效沟宽
470 NM1FOX 0.8x20 Lkg
471 0.8*20 铝栅 N 场管漏电(M1)
472473Force Vdd to drain,and
Vg(>Vthreshold) to gate, SUB connect to ground. Then measure the current of Drain.
474 NM2FOX 0.8x20 Lkg
475 0.8*20 铝栅 N 场管漏电(M2)
476 NM3FOX 0.8x20 Lkg
477 0.8*20 铝栅 N 场管漏电(M3)
478 NFOX 0.8x20 Lkg 479 0.8*20N场管漏电
480 DNMOS 20x20 Ion
481 20*20耗尽 N导通管电流
482 NM1FOX 0.8x20 Vtf
483 0.8*20 铝栅 N 场管开启(M1)
484Force Voltage on Drain, and sweep Vgs, measure Ids,at Ids=1uA point,the Vgs is Vt
485 NM2FOX 0.8x
486 0.8*20 铝栅 N 场管开启(M2)
![Page 28: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/28.jpg)
20 Vtf
487 NM3FOX 0.8x20 Vtf
488 0.8*20 铝栅 N 场管开启(M3)
489 NFOX 0.8x20 Vtf 490 8*20N场管开启
491 KBE NCH 20x20
492 20*20N管衬底调制系数
493Vd=Vs=0,sweepVg,Vb=-3.5.Asdefinedin 1.3,using linear region MaxSLOPE method to measure Vtunderthe 2bias
494Vb1=0→Vt1,Vb2→Vt2,NKBE=(Vt1-Vt2)/1.179,PKBE=( Vt1-Vt2)/1.190
495 KBE PCH 20x20
496 20*20P 管衬底调制系数
497 Coff FOX 498补偿电容
499 Auto measure the flat capacitor
500 Tox FOX 501场氧厚度
503 Tox M1/POLY 504介质一厚度
506 Tox M2/M1 507介质二厚度
508 POLY MEND .5/.5 509 POLY蛇行电阻
510 auto measure a two terminal resistor using system multimeter.
511 POLY MEND .5/.5@S 512 POLY蛇行电阻
513 POLY MEAD .4/.4@S
514 POLY蛇行电阻
![Page 29: 1eelc.xaut.edu.cn/files/201809059222.doc · Web viewacceptance testing (WAT: wafer acceptance testing) acceptor: 受主,如B,掺入Si中需要接受电子 ACCESS:一个EDA(Engineering](https://reader036.vdocument.in/reader036/viewer/2022081606/5e861007a8dfab6bda71c8c8/html5/thumbnails/29.jpg)
515 M1 MEND .6/.6 516 M1蛇行电阻
517 M1 MEND .6/.6@S 518 M1蛇行电阻
519 POLY COMB .55/.5@S 520 POLY梳状漏电
521 force a certain voltalge to a two-teminal device.Then measure the low current. The result comes as -LOG(Imeasure)
522 POLY COMB .4/.4@S 523 POLY梳状漏电
524 M1 COMB .6/.6
525金属 1 上 0.6*0.6 梳状漏电
526 M1 COMB .6/.6@STEP
527金属 1 上 0.6*0.6 梳状漏电
528 M1 Rref 529无台阶处M1电阻
530 measure sheet resistance using Van Der Pauw test structure .
531 M1 Rtop/Rref
532 M1 RATIO(M1 平坦化)
533 POLY .5x.5x1000 Rc 534 0.5*0.5POLY孔链
535force a current to two terminal resistance, measure the voltage. R=Measure / Itest