adp5302: バッテリ電圧モニタ機能付き 50 ma ／ 500 ma 超...

バッテリ電圧モニタ機能付き 50 mA/500 mA

超低消費電力降圧レギュレータデータシート ADP5302

Rev. 0

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって

生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示

的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有

者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2015 Analog Devices, Inc. All rights reserved.

本社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル電話 03（5402）8200

大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー電話 06（6350）6868

特長入力電源電圧範囲: 2.15 V ～ 6.50 V 2.00 V までの低い電圧で動作超低静止電流: 240 nA（無負荷）選択可能な出力電圧: 1.2 V ～ 3.6 V または 0.8 V ～ 5.0 V 出力精度: ±1.5%（パルス幅変調（PWM）モード時、全温度範囲）ヒステリシス・モードまたは PWM 動作モードを選択可能出力電流

ヒステリシス・モード: 最大 50 mA PWM モード: 最大 500 mA

入力バッテリ電圧をモニタする VINOK フラグ超高速スイッチング停止制御 100% デューティ・サイクル動作モードスイッチング周波数: 2 MHz（オプションで 1.2 MHz ～ 2.5 MHz の入力に同期）オプションの急速出力放電（QOD） UVLO、OCP、TSD 保護 10 ピン 3 mm × 3 mm LFCSP パッケージジャンクション温度: -40 ～ +125

アプリケーション電力量（ガス量、水量）計携帯型およびバッテリ駆動の装置医療用アプリケーションキープアライブ電源

代表的なアプリケーション回路

図 1.

概要 ADP5302 は高効率、超低静止電流の降圧レギュレータで、無負荷

時に出力を安定化するための静止電流はわずか 240 nA です。このデバイスは 2.15 V ～ 6.50 V の入力電圧で動作するので、複

数のアルカリ電池、NiMH 電池、リチウムイオン電池などの電源

を使用することができます。出力電圧は外付け VID 抵抗と出荷

時のヒューズによって 0.8 V ～ 5.0 V の範囲で選択可能です。ソ

リューション全体でわずか 4 個の小型の外付け部品しか必要と

しません。 ADP5302 は、SYNC/MODE ピンを介してヒステリシス・モード

と PWM モードのいずれかで動作することができます。ヒステリ

シス・モードでは、レギュレータは 1 mW 未満の高効率を達成し、

最大 50 mA の出力電流を供給します。PWM モードでは、レギュ

レータの出力リップルが小さくなり、最大 500 mA の出力電流を

供給します。動作時にデバイスを柔軟に構成できるため、長い

バッテリ寿命と低システム・ノイズの両方の要件を満たす極めて

高効率のパワー・マネージメントが可能です。

ADP5302 は、出荷時に設定可能な電圧リファレンス付き超低消

費電力コンパレータを内蔵しており、入力バッテリ電圧をモニタ

します。レギュレータは、PWM モードでは 2 MHz のスイッチン

グ周波数で動作し、SYNC/MODE ピンを 1.2 MHz ～ 2.5 MHz の外部クロックに同期させることができます。 ADP5302 には、レギュレータのスイッチングを一時的にディス

エーブルすることができる STOP ピンが追加されています。この

ように、ノイズの少ないシステム環境が得られるため、データ変

換、RF データ伝送、アナログ・センサーなどのノイズに敏感な

回路に有効です。 ADP5302 のその他の主な機能には、個別のイネーブル、QOD、

さらには過電流保護（OCP）、サーマル・シャットダウン（TSD）、

入力低電圧ロックアウト（UVLO）のような安全機能があります。 ADP5302 は、3 mm × 3 mm の 10 ピン LFCSP パッケージを採用

しており、-40 ～ +125 のジャンクション温度範囲で仕様が

規定されています。

PWM

1344

3-00

1

2.2µHSW

PGND

FB

10µF10µF

VOUTPVIN

SYNC/MODE

EN

VID

VIN =2.15V TO 6.50V

ADP5302(LFCSP-10)

HYS

R0

STOPSW

OFFON

AGND

VID0: 1.2VVID1: 1.5VVID2: 1.8VVID3: 2.0VVID4: 2.1VVID5: 2.2VVID6: 2.3VVID7: 2.4V

VID8: 2.5VVID9: 2.6VVID10: 2.7VVID11: 2.8VVID12: 2.9VVID13: 3.0VVID14: 3.3VVID15: 3.6V

EPAD

VINOKSTOP

日本語参考資料

最新版英語データシートはこちら

http://www.analog.com/jp/adp5302

http://www.analog.com/media/en/technical-documentation/data-sheets/ADP5302.pdf

http://www.analog.com/jp/adp5302

データシート ADP5302

Rev. 0 － 2/22 －

目次特長 ...................................................................................................... 1 アプリケーション .............................................................................. 1

代表的なアプリケーション回路 ....................................................... 1

概要 ...................................................................................................... 1

改訂履歴 .............................................................................................. 2 詳細機能ブロック図 .......................................................................... 3

仕様 ...................................................................................................... 4

絶対最大定格 ...................................................................................... 6 熱抵抗 .............................................................................................. 6

ESD の注意 ..................................................................................... 6

ピン配置と機能の説明 ...................................................................... 7

代表的な性能特性 .............................................................................. 8 動作原理 ............................................................................................ 14

降圧レギュレータの動作モード ................................................. 14

発振器と同期 ................................................................................ 14 調整可能な出力電圧と固定出力電圧 ......................................... 14

イネーブル／ディスエーブル .................................................... 15

電流制限 ........................................................................................ 15

短絡保護 ....................................................................................... 15 ソフトスタート ............................................................................ 15

プリチャージ出力での起動 ........................................................ 15

100% デューティ・サイクル ...................................................... 15

アクティブ放電 ............................................................................ 15 VINOK の機能 .............................................................................. 15

サーマル・シャットダウン ........................................................ 16

アプリケーション情報 .................................................................... 17 外付け部品の選択 ........................................................................ 17

インダクタの選択 ........................................................................ 17

出力コンデンサ ............................................................................ 17

入力コンデンサ ............................................................................ 18 効率 ............................................................................................... 18

プリント回路ボードのレイアウトに関する推奨事項 ............. 19

代表的なアプリケーション回路 .................................................... 20 出荷時に設定可能なオプション .................................................... 21

外形寸法 ............................................................................................ 22

オーダー・ガイド ........................................................................ 22

改訂履歴 9/15—Revision 0: Initial Version


Rev. 0 － 3/22 －

詳細機能ブロック図

図 2. 詳細機能ブロック図

1344

3-00

2

STOP

FORCE SLEEP

MODE

INTERNALFEEDBACKRESISTOR

DIVIDE

SOFTSTART

VINOK_THVINOK

PVIN

CONTROLLOGIC

ILIM_PWM

ILIM_HYS

STANDBY0.808V

–0.6A (PWM)

0.8VV TO I

0A (HYS)

0.8V

PWM

DRIVER

PVINPVIN

SW

PGND

FB

1.2V0.4V

SYNC

MODE

1.2V0.4V

PVINUVLO

BAND GAP BIASAND

HOUSEKEEPING

KEEP ALIVE BLOCKADP5302

2.06V2.00V

EN

SYNC/MODE

DRIVER

PVIN

Σ

VID

AGND

2MHzOSC

SLOPECOMPENSATION

0.4V

1.2V


Rev. 0 － 4/22 －

仕様特に指定がない限り、VIN = 3.6 V、VOUT = 2.5 V、仕様の最小値／最大値については TJ = −40 ～ +125 、仕様の代表値については TA = 25。

表 1.

Parameter Symbol Min Typ Max Unit Test Conditions/Comments INPUT SUPPLY VOLTAGE RANGE VIN 2.15 6.50 V SHUTDOWN CURRENT ISHUTDOWN 18 40 nA VEN = 0 V, −40°C ≤ TJ ≤ +85°C 18 130 nA VEN = 0 V, −40°C ≤ TJ ≤ +125°C QUIESCENT CURRENT

Operating Quiescent Current in Hysteresis Mode

IQ_HYS 240 360 nA −40°C ≤ TJ ≤ +85°C

240 520 nA −40°C ≤ TJ ≤ +125°C 640 1500 nA 100% duty cycle operation, VIN = 3.0 V,

VOUT set to 3.3 V Operating Quiescent Current in

Hysteresis Mode IQ_HYS2 2.4 3.2 µA STOP = high; VIN = 3.6 V, VSTOP = 3.6 V

Operating Quiescent Current in PWM Mode IQ_PWM 425 630 µA UNDERVOLTAGE LOCKOUT UVLO

UVLO Threshold Rising VUVLO_RISING 2.06 2.14 V Falling VUVLO_FALLING 1.90 2.00 V

OSCILLATOR CIRCUIT Switching Frequency in PWM Mode fSW 1.7 2.0 2.3 MHz Feedback (FB) Threshold of Frequency Fold VOSC_FOLD 0.3 V

SYNCHRONIZATION THRESHOLD1 SYNC Clock Range SYNCCLOCK 1.2 2.5 MHz SYNC High Level Threshold SYNCHIGH 1.2 V SYNC Low Level Threshold SYNCLOW 0.4 V SYNC Duty Cycle Range SYNCDUTY 100 1/fSW −

150 ns

SYNC/MODE Leakage Current ISYNC_LEAKAGE 50 150 nA VSYNC/MODE = 3.6 V MODE TRANSITION

Transition Delay from Hysteresis Mode to PWM Mode

tHYS_TO_PWM 20 Clock cycles

SYNC/MODE goes logic high from logic low

EN PIN Input Voltage Threshold

High VIH 1.2 V Low VIL 0.4 V

Input Leakage Current IEN_LEAKAGE 25 nA STOP SWITCHING

PWM Switching Stop Delay tSTOP_RISE_DELAY 10 ns STOP goes logic high from logic low PWM Switching Resume Delay tSTOP_FALL_DELAY 20 ns STOP goes logic low from logic high

FB PIN Output Options by VID Resistor VOUT_OPT 0.8 5.0 V 0.8 V to 5.0 V in various factory options PWM Mode

Fixed VID Code Voltage Accuracy VFB_PWM_FIX −0.6 +0.6 % TJ = 25°C, output voltage setting via factory fuse

−1.2 +1.2 % −40°C ≤ TJ ≤ +125°C Adjustable VID Code Voltage Accuracy VFB_PWM_ADJ −1.5 +1.5 % Output voltage setting via the

VID resistor Hysteresis Mode

Fixed VID Code Threshold Accuracy from Active Mode to Standby Mode

VFB_HYS_FIX −0.75 +0.75 % TJ = 25°C

−2.5 +2.5 % −40°C ≤ TJ ≤ +125°C Adjustable VID Code Threshold Accuracy

from Active Mode to Standby Mode VFB_HYS_ADJ −3 +3 % −40°C ≤ TJ ≤ +125°C

Hysteresis of Threshold Accuracy from Active Mode to Standby Mode

VFB_HYS (HYS) 1 %

Feedback Bias Current IFB 66 95 nA Output Option 0, VOUT = 2.5 V


Rev. 0 － 5/22 －

Parameter Symbol Min Typ Max Unit Test Conditions/Comments 25 45 nA Output Option 1, VOUT = 1.3 V SW PIN

High-Side Power FET On Resistance RDS (ON) H 386 520 mΩ Pin to pin measurement Low-Side Power FET On Resistance RDS (ON) L 299 470 mΩ Pin to pin measurement Current-Limit in PWM Mode ILIM_PWM 800 1000 1200 mA SYNC/MODE = high Peak Current in Hysteresis Mode ILIM_HYS 265 mA SYNC/MODE = low Minimum On Time tMIN_ON 40 70 ns

VINOK PIN VINOK Monitor Threshold Range VVINOK (RISE) 2.05 5.15 V Factory programmable VINOK Monitor Accuracy −1.5 +1.5 % TJ = 25°C −3 +3 % −40°C ≤ TJ ≤ +125°C VINOK Monitor Threshold Hysteresis VVINOK (HYS) 1.5 % VINOK Rising Delay tVINOK_RISE 190 µs VINOK Falling Delay tVINOK_FALL 130 µs Leakage Current for VINOK Pin IVINOK_LEAKAGE 0.1 1 µA Output Low Voltage for VINOK Pin VVINOK_LOW 50 100 mV IVINOK = 100 µA

SOFT START Default Soft Start Time tSS 350 µs Factory trim, 1 bit (350 µs, 2800 µs) Start-Up Delay tSTART_DELAY 2 ms Delay from the EN pin being pulled high

COUT DISCHARGE SWITCH ON RESISTANCE RDIS 290 Ω THERMAL SHUTDOWN

Threshold TSHDN 142 °C Hysteresis THYS 127 °C

1 SYNC は、多機能 SYNC/MODE ピンの同期機能のみを指します。


Rev. 0 － 6/22 －

絶対最大定格表 2.

Parameter Rating PVIN to PGND −0.3 V to +7 V SW to PGND −0.3 V to PVIN + 0.3 V FB to AGND −0.3 V to +7 V VID to AGND −0.3 V to +7 V EN to AGND −0.3 V to +7 V VINOK to AGND −0.3 V to +7 V SYNC/MODE to AGND −0.3 V to +7 V STOP to AGND −0.3 V to +7 V PGND to AGND −0.3 V to +0.3 V Storage Temperate Range −65°C to +150°C Operational Junction Temperature Range −40°C to +125°C

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒

久的な損傷を与えることがあります。この規定はストレス定格の

みを指定するものであり、この仕様の動作のセクションに記載す

る規定値以上でのデバイス動作を定めたものではありません。製

品を長時間絶対最大定格状態に置くと、製品の信頼性に影響を与

えることがあります。

熱抵抗 θJA はワーストケース条件（表面実装パッケージの場合、デバイ

スを回路ボードにハンダ付けした状態）で規定しています。θJC は、

デバイスの動作部分からデバイスの実装領域に最も近いパッ

ケージ（ケース）の外側表面までの熱抵抗です。

表 3. 熱抵抗

Package Type θJA θJC Unit 10-Lead, 3 mm × 3 mm LFCSP 57 0.86 °C/W

ESD の注意

ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されな

いまま放電することがあります。本製品は当社独自

の特許技術である ESD 保護回路を内蔵してはいます

が、デバイスが高エネルギーの静電放電を被った場

合、損傷を生じる可能性があります。したがって、性

能劣化や機能低下を防止するため、ESD に対する適

切な予防措置を講じることをお勧めします。


Rev. 0 － 7/22 －

ピン配置と機能の説明

図 3. ピン配置

表 4. ピン機能の説明

Pin No. Mnemonic Description 1 EN レギュレータのイネーブル入力。このピンをロジック・ローにするとレギュレータがディスエーブルされます。 2 STOP スイッチング停止入力信号。このピンがロジック・ハイになると、レギュレータはスイッチングを停止します。

このピンがロジック・ローになると、レギュレータはスイッチングを再開します。 3 SYNC/MODE 同期入力ピン（SYNC）。デバイスのスイッチング周波数を外部クロックに同期させるには、このピンを 1.2 MHz

～ 2.5 MHz の周波数の外部クロックに接続します。 PWM モード／ヒステリシス・モード選択ピン。このピンがロジック・ハイになると、レギュレータは PWM モー

ドで動作します。このピンがロジック・ローになると、レギュレータはヒステリシス・モードで動作します。 4 VID 電圧設定ピン。このピンからグラウンドに外付け抵抗（RVID）を接続して、レギュレータの出力電圧を設定しま

す（表 5 参照）。 5 FB レギュレータの帰還検出入力。 6 VINOK 入力パワーグッド信号。このオープンドレイン出力は、入力電圧のパワーグッド信号です。 7 AGND アナログ・グラウンド。 8 PGND 電源グラウンド。 9 SW レギュレータのスイッチング・ノード出力。 10 PVIN レギュレータの電源入力。 EPAD EPAD 露出パッド。露出パッドは、放熱のために IC の下の大きな外部銅箔グラウンド・プレーンにハンダ付けします。

EN 1

STOP 2

SYNC/MODE 3

VID 4

FB 5

10 PVIN

PIN 1INDICATOR

NOTES1. EXPOSED PAD. SOLDER THE EXPOSED PAD TO A LARGE EXTERNAL COPPER GROUND PLANE UNDERNEATH THE IC FOR THERMAL DISSIPATION.

9 SW

8 PGND

7 AGND

6 VINOK

1344

3-00

3

ADP5302TOP VIEW

(Not to Scale)


Rev. 0 － 8/22 －

代表的な性能特性特に指定がない限り、VIN =3.6 V、VOUT = 2.5 V、L1 = 2.2 µH、CIN = COUT = 10 μF、fSW = 2 MHz、TA = 25。

図 4. 負荷電流対ヒステリシス・モードの効率、VOUT = 1.2 V





図 9. 負荷電流対 PWM モードの効率、VOUT = 1.2 V

EFFI

CIE

NC

Y (%

)

LOAD CURRENT (mA)

100

90

80

70

60

50

40

300.001 0.01 0.1 1 10

VIN = 2.5VVIN = 3.0VVIN = 3.6VVIN = 4.2VVIN = 5.0VVIN = 6.0V

1344

3-00

4

EFFI

CIE

NC

Y (%

)

LOAD CURRENT (mA)

100

90

80

70

60

50

400.001 0.01 0.1 1 10


1344

3-00

5

EFFI

CIE

NC

Y (%

)

LOAD CURRENT (mA)

100

90

80

70

60

500.001 0.01 0.1 1 10

VIN = 3.6VVIN = 4.2VVIN = 5.0VVIN = 6.0V

1344

3-00

6

EFFI

CIE

NC

Y (%

)

LOAD CURRENT (mA)

100

90

80

70

60

50

400.001 0.01 0.1 1 10


1344

3-00

7

EFFI

CIE

NC

Y (%

)

LOAD CURRENT (mA)

100

90

80

70

60

500.001 0.01 0.1 1 10

VIN = 3.6VVIN = 3.0V

VIN = 4.2VVIN = 5.0VVIN = 6.0V

1344

3-00

8

EFFI

CIE

NC

Y(%

)

LOAD CURRENT (mA)

0

10

20

30

40

50

60

70

80

90

100

0 100 200 300 400 500


1344

3-00

9


Rev. 0 － 9/22 －



図 12. VIN 対シャットダウン電流、EN がロー・レベル



図 15. VIN 対ヒステリシス・モードの静止電流、 SYNC/MODE がロー・レベル

EFFI

CIE

NC

Y(%

)

LOAD CURRENT (mA)

0

10

20

30

40

50

60

70

80

90

100

0 100 200 300 400 500


1344

3-01

0

EFFI

CIE

NC

Y(%

)

LOAD CURRENT (mA)

0

10

20

30

40

50

60

70

80

90

100

0 100 200 300 400 500

VIN = 3.0VVIN = 3.6VVIN = 4.2VVIN = 5.0VVIN = 6.0V

1344

3-01

113

443-

012

SHU

TDO

WN

CU

RR

ENT

(nA

)

VIN (V)2.3 2.9 3.5 4.1 4.7 5.3 5.9 6.5

–40°C+25°C+85°C+125°C

0

20

40

60

80

100

120

140

160

EFFI

CIE

NC

Y(%

)

LOAD CURRENT (mA)

0

10

20

30

40

50

60

70

80

90

100

0 100 200 300 400 500

VIN = 3.0VVIN = 3.6VVIN = 4.2VVIN = 5.0VVIN = 6.0V

VIN = 2.5V

1344

3-01

3

EFFI

CIE

NC

Y(%

)

LOAD CURRENT (mA)

0

10

20

30

40

50

60

70

80

90

100

0 100 200 300 400 500

VIN = 3.6VVIN = 4.2VVIN = 5.0VVIN = 6.0V

1344

3-01

413

443-

015

QU

IESC

ENT

CU

RR

ENT

(nA

)

VIN (V)

100

200

300

400

500

600

700

2.3 2.9 3.5 4.1 4.7 5.3 5.9 6.5

–40°C+25°C+85°C+125°C


Rev. 0 － 10/22 －

図 16. 帰還電圧の温度特性、PWM モード

図 17. VIN 対ハイサイドの RDS (ON) H

図 18. ピーク電流制限の温度特性

図 19. 帰還電圧の温度特性、ヒステリシス・モード

図 20. VIN 対ローサイドの RDS (ON) L

図 21. VIN 対ピーク電流制限

FEED

BA

CK

VO

LTA

GE

(mV)

TEMPERATURE (°C)

797

798

799

800

801

–40 25 85 125

1344

3-01

6

1344

3-01

7

HIG

H-SI

DER D

S(O

N)H

(mΩ

)

VIN (V)

200

300

400

500

600

700

800

2.3 2.9 3.5 4.1 4.7 5.3 5.9 6.5

–40ºC+25ºC+125ºC

1344

3-01

8

PEA

K C

UR

REN

T LI

MIT

(mA

)

TEMPERATURE (°C)–40 25 85 125

840

890

940

990

1040

1090

FEED

BA

CK

VO

LTA

GE

(mV)


792

794

796

798

800

802

804

806

808

810

ACTIVE TO STANDBY

STANDBY TO ACTIVE

1344

3-01

9

LOW

-SID

E R D

S (O

N) L

(mΩ

)

VIN (V)2.3 2.9 3.5 4.1 4.7 5.3 5.9 6.5

–40ºC+25ºC+125ºC

200

250

300

350

400

450

500

1344

3-02

013

443-

021

PEA

K C

UR

REN

T LI

MIT

(mA

)

VIN (V)2.3 2.9 3.5 4.1 4.7 5.3 5.9 6.5

800

850

900

950

1000

1050

1100

1150

1200

–40°C+25°C+125°C


Rev. 0 － 11/22 －

図 22. 上昇時と下降時の UVLO 閾値の温度特性

図 23. ヒステリシス・モードの定常波形、ILOAD = 1 mA

図 24. ソフトスタート、ILOAD = 300 mA （IL はインダクタ電流）

図 25. VIN 対スイッチング周波数

図 26. PWM モードの定常波形、ILOAD = 300 mA

図 27. プリチャージ機能によるソフトスタート

UVL

O T

HR

ESH

OLD

(V)


1.96

1.98

2.00

2.02

2.04

2.06

2.08

2.10

RISING

FALLING

1344

3-02

2

CH4 140mA

4

1

2

CH2 2.00VCH4 500mA Ω

CH1 100mV M 200µs AT 39.60%

VOUT

IL

SW

1344

3-02

3

CH1 1.22V

2

1

3

4


CH1 1.00V M 200µs AT 50.60%CH3 2.00V

VIN

VOUT

IL

SW

1344

3-02

4

BWBW BW

SWIT

CH

ING

FR

EQU

ENC

Y (k

Hz)

VIN (V)2.3 2.9 3.5 4.1 4.7 5.3 5.9 6.5

1.7

1.8

1.9

2.0

2.1

2.2

2.3

–40ºC+25ºC+125ºC

1344

3-02

5

CH2 1.52V

2

1

4

1344

3-02

6


CH1 10.0mV M 1.00µs AT 45.20%

BWBW

VOUT (AC)

IL

SW

2

1

4

VOUT

VIN

IL

SW

CH1 1.05VCH2 5.00VCH4 500mA Ω

CH1 500mV M 100µs AT 40.00%CH3 2.00V 13

443-

027

BWBW BW


Rev. 0 － 12/22 －

図 28. ヒステリシス・モードの負荷過渡応答、 ILOAD = 0 mA → 50 mA

図 29. ヒステリシス・モードのライン過渡応答、 ILOAD = 10 µA、VIN = 2.5 V → 6 V

図 30. ヒステリシス・モードでの入力電圧のランプアップとランプダウン

図 31. PWM モードの負荷過渡応答、 ILOAD = 125 mA → 375 mA

図 32. PWM モードのライン過渡応答、 ILOAD = 500 mA、VIN = 2.5 V → 6 V

図 33. VINOK 閾値 = 3.0 V で VINOK が機能

1

4

VOUT (AC)

IOUT

CH4 111mACH4 50.0mA Ω

CH1 50.0mV M 200µs AT 20.80% 13

443-

028

BWBW

1

2

4

VOUT (AC)

VIN

IL

SW

CH3 4.72VCH2 5.00VCH4 500mA Ω

CH1 50.0mV M 2.00ms AT 30.00%CH3 2.00V 13

443-

029

BWBW BW

1

4

VOUT

VIN

IL


CH1 1.00V M 10.0ms AT 40.20%CH3 1.00V 13

443-

030

BWBW BW

1

4

VOUT (AC)

IOUT

CH4 308mACH4 200mA Ω

CH1 50.0mV M 200µs AT 20.40% 13

443-

031

BWBW

1

2

3

4

VOUT (AC)

VIN

IL

SW

CH3 4.28VCH2 5.00VCH4 500mA Ω

CH1 10.0mV M 2.00ms AT 30.20%CH3 2.00V 13

443-

032

BWBW BW

1

3

2

1344

3-03

3

VOUT

VIN

CH3 980mVCH2 1.00VCH1 2.00V M 4.00ms AT 20.20%

BW BW

CH3 1.00V BW

VIN_OK


Rev. 0 － 13/22 －

図 34. 出力短絡

図 35. 2.5 MHz に同期

図 36. 10 mA の負荷電流でヒステリシス・モードから PWM モードへ移行

図 37. 出力短絡からの回復

図 38. 急速出力放電機能

図 39. スイッチング停止機能

1

4

2

VOUT

IL

SW

CH1 1.44VCH2 2.00VCH1 2.00V M 10.0µs AT 40.20%CH4 500mA Ω 13

443-

034

BW

SYNC/MODE

SW

CH2 1.40VCH2 2.00VCH1 2.00V M 400ns AT 50.00%

1

2

1344

3-03

5

BW

1

2

3

1344

3-03

6

VOUT (AC)

SYNC/MODE

CH3 1.56VCH2 2.00VCH1 100mV M 20.0µs AT 39.80%

BW

CH3 2.00V BW

SW

VOUT

IL

SW

CH1 1.44VCH2 2.00VCH1 2.00V M 1.00ms AT 40.20%CH4 500mA Ω

4

1

2

1344

3-03

7

BW

3

1

2

EN

VOUT

SW

CH3 1.64VCH2 2.00VCH1 1.00V M 4.00ms AT 40.00%CH3 2.00V 13

443-

038

BWBW

BW

1

2

3

1344

3-03

9

VOUT

VSTOP

CH3 520mVCH2 2.00VCH1 2.00V M 100ms ABW

CH3 2.00V BW

SW


Rev. 0 － 14/22 －

動作原理 ADP5302 は 10 ピン LFCSP パッケージを採用した高効率で超低

静止電流の降圧レギュレータで、性能とボード・スペースの厳し

い要件を満たすように設計されています。このデバイスは 2.15 V ～ 6.50 V の広い入力電圧に直接接続できるので、複数のアルカ

リ電池、NiMH 電池、リチウムイオン電池などの電源を使用する

ことができます。

降圧レギュレータの動作モード

PWM モード PWM モードでは、ADP5302 の降圧レギュレータは内部発振器に

よって設定される固定周波数で動作します。発振器の各サイクル

の開始時に、ハイサイド MOSFET スイッチがオンし、インダク

タ両端に正電圧を印加します。電流検出信号がピーク・インダク

タ電流の閾値を超えるまでインダクタ電流が増加すると、ハイサ

イド MOSFET スイッチをオフします。この閾値はエラーアンプ

の出力によって設定されます。ハイサイド MOSFET がオフして

いる間、発振器の次のクロック・パルスが新しいサイクルを開始

するまで、インダクタ電流はローサイド MOSFET によって減少

します。

ヒステリシス・モードヒステリシス・モードでは、ADP5302 の降圧レギュレータがピー

ク・インダクタ電流を一定に制御することにより、出力電圧を PWM パルスによる公称出力電圧よりわずかに高く充電します。

出力電圧が、出力検出信号がヒステリシスの上側閾値を超えるま

で上昇すると、レギュレータはスタンバイ・モードになります。

スタンバイ・モードでは、ハイサイドとローサイドの MOSFET および大部分の回路がディスエーブルされるので、低静止電流とと

もに高効率の性能を実現できます。スタンバイ・モードの間、出力コンデンサが負荷にエネルギーを

供給します。出力電圧がヒステリシス・コンパレータの下側閾値

を下回るまで低下すると、降圧レギュレータがウェークアップし

て PWM パルスを生成し、出力を再度充電します。出力電圧は不定期にスタンバイ・モードになってから回復するた

め、ヒステリシス・モードの出力電圧リップルは PWM モードの

リップルより大きくなります。

モードの選択 ADP5302 は SYNC/MODE ピンを備えており、ヒステリシス・モー

ドまたは PWM モードに柔軟に構成できます。 SYNC/MODE ピンをロジック・ハイ・レベルにすると、降圧レギュ

レータは PWM モードで動作します。PWM モードでは、レギュ

レータは最大 500 mA の出力電流を供給できます。レギュレータ

は、PWM モード時に出力リップルと出力ノイズを小さくできる

ため、PWM モードはノイズに敏感なアプリケーションに有効で

す。 SYNC/MODE ピンをロジック・ロー・レベルにすると、降圧レギュ

レータはヒステリシス・モードで動作します。ヒステリシス・

モードでは、無負荷時に出力を安定化するためにレギュレータに

流れる静止電流がわずか 240 nA（代表値）なので、レギュレータ

をバッテリ駆動システムのキープアライブ電源として機能させ

ることができます。ヒステリシス・モードでは、レギュレータは

最大 50 mA の出力電流を供給し、PWM モードと比較して出力

リップルが大きくなります。

動作中にヒステリシス・モードと PWM モードの間で切り替える

ことができます。デバイスの動作中に柔軟に構成できるので、シ

ステムがアクティブ・モードとスタンバイ・モードの間で切り替

わるとき、高効率と低出力リップルの要件を満たす効率的なパ

ワー・マネージメントが可能になります。

発振器と同期 ADP5302 は、PWM 動作モードでは標準 2 MHz のスイッチング

周波数で動作します。 ADP5302 のスイッチング周波数は、1.2 MHz ～ 2.5 MHz の周波

数範囲の外部クロックに同期可能です。ADP5302 は、

SYNC/MODE ピンに与えられた外部クロックを自動的に検出し、

スイッチング周波数を外部クロックの周波数に切り替えます。外

部クロック信号が停止すると、デバイスは自動的に内部クロック

に戻します。

調整可能な出力電圧と固定出力電圧 ADP5302 は、VID ピンと AGND の間に 1 本の抵抗を接続するこ

とにより、出力電圧の設定値を調整することができます。起動期

間内に VID 検出回路が作動し、内部レジスタ内で電圧 ID コード

がサンプル・ホールドされ、このコードは次のパワー・サイクル

が開始されるまで変化しません。さらに、ADP5302 は出荷時の

ヒューズによって設定される固定出力電圧を供給します。この条

件では、VID ピンを PVIN ピンに接続します。出力電圧を設定するため、ADP5302 に帰還抵抗分圧器が内蔵さ

れており、帰還ピン（FB）を出力に直接接続する必要があります。

超低消費電力の電圧リファレンスと高インピーダンスの内蔵帰

還分圧器ネットワークの効果で、低静止電流となります。VID ピンの設定による出力電圧のオプションを表 5 に示します。VID からグラウンドに接続する抵抗は 1% 精度のものを推奨します。

表 5. VID ピンを使用する出力電圧（VOUT）のオプション

VID Configuration VOUT

Factory Option 0 (V) Factory Option 1 (V) Short to ground 3.0 3.1 Short to PVIN 2.5 1.3 RVID = 499 kΩ 3.6 5.0 RVID = 316 kΩ 3.3 4.5 RVID = 226 kΩ 2.9 4.2 RVID = 174 kΩ 2.8 3.9 RVID = 127 kΩ 2.7 3.4 RVID = 97.6 kΩ 2.6 3.2 RVID = 76.8 kΩ 2.4 1.9 RVID = 56.2 kΩ 2.3 1.7 RVID = 43 kΩ 2.2 1.6 RVID = 32.4 kΩ 2.1 1.4 RVID = 25.5 kΩ 2.0 1.1 RVID = 19.6 kΩ 1.8 1.0 RVID = 15 kΩ 1.5 0.9 RVID = 11.8 kΩ 1.2 0.8


Rev. 0 － 15/22 －

低電圧ロックアウト（UVLO） UVLO 回路は PVIN ピンの入力電圧レベルをモニタします。入力

電圧が 2.00 V（代表値）を下回ると、レギュレータはオフします。

入力電圧が 2.06 V（代表値）を上回ると、ソフトスタート期間が

開始し、EN ピンがハイになると、レギュレータはイネーブルさ

れます。

イネーブル／ディスエーブル ADP5302 は独立したイネーブル・ピンを備えています。イネーブ

ル・ピンをロジック・ハイにすると、レギュレータは起動します。

低静止電流の設計のため、レギュレータは通常、イネーブル・ピ

ン（EN）がハイに引き上げられてから数ミリ秒の遅延後にスイッ

チングを開始します。イネーブル・ピンをロジック・ローにすると、レギュレータは直

ちにディスエーブルされ、レギュレータは超低消費電流状態にな

ります。

電流制限 ADP5302 の降圧レギュレータは、ハイサイド MOSFET とローサ

イド MOSFET を流れる電流の向きと量をサイクルごとに一定に

制限する保護回路を内蔵しています。ハイサイド MOSFET の正

電流制限は、入力から出力に流れることのできる電流量を制限し

ます。ローサイド MOSFET の負電流制限は、インダクタ電流が

反転して負荷から流出するのを防止します。

短絡保護 ADP5302 の降圧レギュレータは、ハード短絡時の電流の暴走を

防ぐ周波数フォールドバック機能を備えています。帰還ピンの出

力電圧が 0.3 V（代表値）を下回り、出力にハード短絡が生じて

いる可能性があると、PWM モードのスイッチング周波数が内部

発振器の周波数の 1/4 まで低下します。スイッチング周波数が低

下するとインダクタの放電時間が長くなるため、出力電流の暴走

を防止できます。

ソフトスタート ADP5302 は、起動時に制御された状態で出力電圧を上昇させる

ことにより突入電流を制限する内部ソフトスタート機能を備え

ています。この制御機能により、バッテリや高インピーダンス電

源をデバイスの入力に接続するときに生じる可能性のある入力

の電圧降下を防止します。レギュレータのデフォルト・ソフトス

タート時間は 350 µs（代表値）です。出荷時に、ヒューズにより、ADP5302 に異なるソフトスタート時

間（2800 µs）を設定することができます。

プリチャージ出力での起動 ADP5302 の降圧レギュレータは、起動時にローサイド MOSFET を保護するプリチャージ起動機能を備えています。レギュレータ

がオンする前に出力電圧がプリチャージされると、レギュレータ

は、内部ソフトスタートのリファレンス電圧が帰還ピンのプリ

チャージ電圧を超えるまで、出力コンデンサを放電する逆インダ

クタ電流を阻止します。

100% デューティ・サイクル入力電圧が出力電圧に近づくと、ADP5302 はスイッチングを停

止して 100% デューティ・サイクル動作になります。このデバイ

スは、出力をインダクタと内部ハイサイド・パワー・スイッチを

介して入力に接続します。入力電圧が再び充電されて必要な

デューティ・サイクルが 95%（代表値）まで低下すると、降圧レ

ギュレータは、出力電圧にオーバーシュートを生じることなく、

スイッチングとレギュレーションを直ちに再開します。ヒステリ

シス・モードでは、ADP5302 は 100% デューティ・サイクル動作

時にわずか 640 nA（代表値）の静止電流になります。

アクティブ放電 ADP5302 のレギュレータは、出荷時に設定可能なスイッチング・

ノードからグラウンドへの放電スイッチをオプションとして内

蔵しています。対象となるレギュレータがディスエーブルされる

と、このスイッチがオンすることにより、出力コンデンサを短時

間で放電することができます。レギュレータの放電スイッチの抵

抗の代表値は 290 Ω です。デフォルトでは、放電機能はイネーブルされていません。アク

ティブ放電機能は、出荷時のヒューズによってイネーブルするこ

とができます。

VINOK の機能 ADP5302 は、バッテリ電圧の状態を示すオープンドレインの VINOK 出力を備えています。PVIN ピンの入力電圧がリファレン

ス閾値を上回ると、VINOK 出力はアクティブ・ハイになります。

入力電圧がリファレンス閾値を下回ると、VINOK ピンはローに

なります。コンパレータが超低消費電力設計のため、VINOK 出力の状態が変化するのに 130 µs（代表値）という比較的長い確認

時間があることに注意してください。異なる VINOK 閾値を 2.05 V ～ 5.15 V に 50 mV ステップで出荷

時に設定可能です。デフォルト・オプション以外のオプションを

備えたデバイスのオーダーについては、弊社または弊社代理店に

お問い合わせください。


Rev. 0 － 16/22 －

スイッチング停止 ADP5302 は STOP 入力ピンを備えており、ヒステリシス・モード

でレギュレータのスイッチングを一時的に停止させることがで

きます。 STOP ピンにロジック・ハイ・レベルを与えると、降圧レギュレー

タは直ちにスイッチングを停止します。STOP ピンにロジック・

ロー・レベルを与えると、降圧レギュレータはスイッチングを再

開します。STOP 信号がハイになってから信号がスイッチングを

完全に停止させるまでに、数十ナノ秒の遅延時間があることに注

意してください。バッテリ駆動システムの中には、マイクロコントローラ・ユニッ

ト（MCU）が STOP 信号を介して、レギュレータにスイッチング

停止を指示するものがあります。スイッチング停止後、レギュ

レータは出力コンデンサから負荷に給電します。この間、データ

変換、RF データ伝送、アナログ・センサーのようなノイズに敏

感な回路に適した、ノイズの少ないシステム環境を実現すること

ができます。ノイズに敏感な回路が処理を完了すると、MCU はレギュレータを制御してスイッチング・レギュレータ・モードを

再開させます。 ADP5302 のスイッチング停止機能を図 40 に示します。 STOP 信号による制御は、EN ピンがハイに引き上げられ、レギュ

レータがイネーブルされているときだけ有効です。これ以外の場

合、EN ピンがロジック・ローのときは STOP 信号は無視されま

す。

図 40. スイッチング停止動作の状態

サーマル・シャットダウン ADP5302 のジャンクション温度が 142 を超えると、サーマル・

シャットダウン回路が、内部のリニア電圧レギュレータを除いて、 IC をオフします。ジャンクション温度が極端に高くなる要因は、

大電流の動作、回路ボードの設計不備、高い周囲温度などです。

15 のヒステリシスを備えており、サーマル・シャットダウン後

にジャンクション温度が 127 を下回るまで ADP5302 は動作を

再開しません。デバイスがサーマル・シャットダウンを終了する

と、イネーブルされた各チャンネルでソフトスタートが開始され

ます。

1344

3-04

0

DC TO DC OUTPUT

OUTPUT LOAD

DC TO DC SWITCHING

STOP SIGNAL

2µA

2.50V

2.54V

10ms OF mA


Rev. 0 － 17/22 －

アプリケーション情報このセクションでは、ADP5302 の外付け部品の選択について説

明します。代表的なアプリケーション回路を図 41 に示します。

図 41.代表的なアプリケーション回路

外付け部品の選択 ADP5302 は、クローズドループ補償回路と適応型スロープ補償

回路を使用し、各種出力電圧に対して 2.2 μH のインダクタと 10 μF の出力コンデンサで動作するように最適化されています。部

品の選択は、効率、負荷電流トランジェントなどのアプリケー

ション要件に依存します。効率と過渡応答のような性能パラメー

タ間のトレードオフは、外付け部品の選択を変えることによって

行います。

インダクタの選択 ADP5302 のスイッチングは高周波数であるため、小型の表面実

装パワー・インダクタを使用することができます。選択したイ

ンダクタの DC 抵抗（DCR）値は効率に影響を与えます。さら

に、スイッチング周波数が高いと、コア温度の上昇が大きくな

りコア損失が増加するため、磁性体鉄心インダクタよりも積層

インダクタを選択することを推奨します。

インダクタの DC 電流定格の最小要件は、以下の式に示すよう

に、最大負荷電流にインダクタ電流リップル（ΔIL）の 1/2 を加

えた値に等しくすることです。

ここで、IPK はピーク・インダクタ電流です。表 6 に示す各種メーカー製のインダクタ・シリーズを使用してく

ださい。

出力コンデンサ出力に生じる電圧オーバーシュート、電圧アンダーシュート、

リップル電圧を最小限に抑えるために、出力容量を必要とします。

等価直列抵抗（ESR）が小さいコンデンサを使うと、出力リップ

ルが小さくなります。さらに、X5R や X7R のような誘電体コン

デンサを使用します。Y5V コンデンサと Z5U コンデンサは使用

しないでください。これらは、温度変化と DC バイアス電圧変化

に対する容量変動が大きいため適しません。ESR は重要であるた

め、次式を使ってコンデンサを選択します。

ここで、 ESRCOUT は選択したコンデンサの ESR、 VRIPPLE はピーク to ピーク出力電圧リップルです。出力コンデンサの値を大きくしても安定性に影響はなく、出力

リップルが減少し、負荷過渡応答が向上する可能性があります。

この出力コンデンサの値を選択するときは、出力電圧の DC バイ

アスに起因する容量損失を考慮することが重要です。表 7 に示す各種メーカー製のコンデンサ・シリーズを使用してく

ださい。

表 6. 推奨インダクタ

Vendor Model Inductance (μH) Dimensions (mm) DCR (mΩ) ISAT1 (A)

TDK MLP2016V2R2MT0S1 2.2 2.0 × 1.6 × 0.85 280 1.0 Wurth 74479889222 2.2 2.5 × 2.0 × 1.2 250 1.7 Coilcraft LPS3314-222MR 2.2 3.3 × 3.3 × 1.3 100 1.5

1 ISAT はははははははははははははははははは 30%ははははははははは DC ははははは

表 7. 入力コンデンサと出力コンデンサ

Vendor Model Capacitance (μF) Size Murata GRM188D71A106MA73 10 0603 Murata GRM21BR71A106KE51 10 0805 Murata GRM31CR71A106KA01 10 1206

1344

3-04

1

SW

PGND

FB

VOUT = 1.8VPVIN

10µFMLCC

SYNC/MODE

EN

AGND VID

VIN =2.15V TO 6.50V 2.2µH

10µFMLCC

ADP5302(LFCSP-10)

VINOKSTOP

EPAD

R21MΩ

R119.6kΩ

××=∆

SW

IN

OUT

OUTL fLV

VVI

–1

∆+=

2)(L

MAXLOADPKIII

L

RIPPLECOUT I

VESR∆

≤


Rev. 0 － 18/22 －

入力コンデンサ入力電圧リップル、入力リップル電流、ソース・インピーダンス

を低減するために、入力コンデンサが必要です。入力コンデンサ

は PVIN ピンのできるだけ近くに配置します。入力電圧リップル

を最小限に抑えるため、低 ESR の X7R コンデンサまたは X5R コンデンサを強く推奨します。次式を使って rms 入力電流を求めま

す。

ほとんどのアプリケーションでは、10 μF のコンデンサで十分で

す。入力電圧のフィルタリングを強化するため、入力コンデンサ

は制限なく大きくすることができます。

効率効率は入力電力に対する出力電力の比です。ADP5302 の高い効

率には明らかな利点が 2 つあります。1 つ目は、DC/DC コンバー

タのパッケージで消費される電力が少量であり、熱的制約が緩和

されます。2 つ目は、高効率により所定の入力電力に対して最大

の出力電力を供給するため、携帯型アプリケーションのバッテリ

寿命を延ばします。

パワー・スイッチの導通損失パワー・スイッチの DC 導通損失は、付随する内部抵抗（RDS (ON)）

を持つハイサイド P チャンネル・パワー・スイッチとローサイド N チャンネル同期整流器を流れる出力電流によって発生します。

電力損失の大きさは次式で概算できます。 PSW_COND = (RDS (ON) H × D + RDS (ON) L × (1 − D)) × IOUT2

ここで、D =

パワー・スイッチの内部抵抗は、温度が上昇するときと入力電圧

が低下するときに増加します。

インダクタの損失インダクタの導通損失は、付随する内部 DCR を持つインダクタ

を流れる電流によって発生します。インダクタを大型にするほど DCR が小さくなり、インダクタの導通損失を小さくすることが

できます。インダクタのコア損失は、コア材の透磁率に関係して

います。ADP5302 は高スイッチング周波数の DC/DC レギュレー

タなので、コア損失と電磁干渉（EMI）が小さいシールド・フェ

ライト・コア材を推奨します。インダクタでの総合電力損失（PL）は、次式を使って計算します。

PL = DCR × IOUT2 + コア損失

ドライバの損失ドライバの損失は、スイッチング周波数でパワー・デバイスをオ

ン / オフするドライバに流れる電流に関係しています。パワー・

デバイスのゲートがオン / オフするたびに、ドライバは入力電源

からゲートへ、次いでゲートからグラウンドへ電荷を転送します。ドライバの損失（PDRIVER）は、次式を使って推算します。

PDRIVER = (CGATE_H + CGATE_L) × VIN2 × fSW

ここで、 CGATE_H は内部ハイサイド・スイッチのゲート容量、 CGATE_L は内部ローサイド・スイッチのゲート容量、 fSW は PWM モードでのスイッチング周波数です。ゲート容量の代表値は、CGATE_H が 69 pF、CGATE_L が 31 pF です。

遷移損失遷移損失は、P チャンネル・スイッチが瞬時にオンまたはオフで

きないために発生します。スイッチ・ノードの遷移の中間で、パ

ワー・スイッチが全てのインダクタ電流を供給します。パワー・

スイッチのソース-ドレイン間電圧は入力電圧の 1/2 であるため、

電力損失が発生します。遷移損失は負荷電流および入力電圧とと

もに増加し、スイッチング・サイクルごとに 2 回発生します。遷移損失（PTRAN）は、次式を使って推算します。

PTRAN = VIN/2 × IOUT × (tR + tF) × fSW

ここで、 tR は SW ノードの立上がり時間、 tF は SW ノードの立下がり時間です。立上がり時間 tR と立下がり時間 tF は 2 ns（代表値）です。

( )IN

OUTINOUTMAXLOADRMS V

VVVII −≥ )(

IN

OUT

VV


Rev. PrD | of 22

プリント回路ボードのレイアウトに関する推奨事項 ADP5302 の代表的なプリント回路ボード（PCB）レイアウトを図 42 に示します。

図 42. ADP5302 の代表的な PCB レイアウト

10µF6.3V/XR5

0603

L1 – 2.2µH0603

1344

3-04

2

ADP53025.7

4.6

EN 1

STOP 2

TOP VIEW

FB 5

10 PVIN

9 SW

8 PGND

7 AGND

6 VINOK

10µF10V/XR5

0603

SYNC3

VID 4

100kΩ0201


Rev. 0 － 20/22 －

代表的なアプリケーション回路 ADP5302 は、バッテリ寿命を延ばすキープアライブの超低消費

電力降圧レギュレータ（図 43 参照）、およびマイクロコント

ローラまたはプロセッサによって制御されるバッテリ駆動装置

やワ

イヤレス・センサー・ネットワーク（図 44 参照）に使用するこ

とができます。スイッチング停止機能により、ノイズに敏感な

アプリケーション向けにノイズの少ないシステム環境を実現し

ます。

図 43.スイッチング停止機能を備えた代表的なアプリケーション回路

図 44. 2 個のアルカリ・バッテリまたは NiMH バッテリを使用した代表的なアプリケーション回路

1334

3-04

3

Li-IonBATTERY

2.2µHSW

PGND

FB

10µF

R21MΩ

10µF

PVIN

EN

SYNC/MODE

VIN = 3.0V TO 4.2V VOUT = 3.0V

ADP5302ADC/RF/AFE

MCU(ALWAYS-ON)

VID

AGND

VINOK

STOP

1334

3-04

4

TWO ALKALINEOR Ni-MH

BATTERIES

R119.6k

1%

2.2µHSW

PGND

FB

10µF

R21MΩ

10µF

PVIN

EN

SYNC/MODE

VIN = 2.0V TO 3.0V VOUT = 1.8V

ADP5302ADC/RF/AFE

MCU(ALWAYS-ON)

VID

AGND

VINOK

STOP


Rev. 0 － 21/22 －

出荷時に設定可能なオプションデフォルト・オプション以外のオプションを備えたデバイスのオーダーについては、弊社または弊社代理店にお問い合わせください。

表 8. 出力電圧に対する VID の設定オプション

Option Description Option 0 VID resistor to set the output voltage as follows: 1.2 V, 1.5 V, 1.8 V, 2.0 V, 2.1 V, 2.2 V, 2.3 V, 2.4 V, 2.5 V, 2.6 V, 2.7 V, 2.8 V, 2.9 V, 3.0 V, 3.3

V, 3.6 V, or 3.3 V (3.3 V is the default setting) Option 1 VID resistor to set the output voltage as follows: 0.8 V, 0.9 V, 1.0 V, 1.1 V, 1.3 V, 1.4 V, 1.6 V, 1.7 V, 1.9 V, 3.1 V, 3.4 V, 3.9 V, 4.2 V, 4.5 V, 5.0

V

表 9. VINOK モニタの閾値オプション

Option VINOK Monitor Threshold Setting (V) Option 0 2.05 Option 1 2.10 Option 2 2.15 Option 3 2.20 … … Option 20 3.00 (default) … … Option 62 5.10 Option 63 5.15

表 10. 出力放電機能のオプション

Option Description Option 0 Output discharge function disabled for the buck regulator (this is the default setting) Option 1 Output discharge function enabled for the buck regulator

表 11. ソフトスタート・タイマーのオプション

Option Description Option 0 350 µs (default) Option 1 2800 µs


Rev. 0 － 22/22 －

外形寸法

図 45. 10 ピン・リードフレーム・チップスケール・パッケージ［LFCSP］

3 mm × 3 mm ボディ、0.75 mm パッケージ高（CP-10-9）寸法: mm

オーダー・ガイド Model1 Temperature Range Package Description Package Option ADP5302ACPZ-1-R7 −40°C to +125°C 10-Lead LFCSP Package with Output Discharge, VINOK Threshold = 3.00 V CP-10-9 ADP5302ACPZ-2-R7 −40°C to +125°C 10-Lead LFCSP Package Without Output Discharge, VINOK Threshold = 3.00 V CP-10-9 ADP5302-EVALZ Evaluation Board

1 Z = RoHS 準拠製品。

2.482.382.23

0.500.400.30

10

1

6

5

0.300.250.20

PIN 1 INDEXAREA

SEATINGPLANE

0.800.750.70

1.741.641.49

0.20 REF

0.05 MAX0.02 NOM

0.50 BSC

EXPOSEDPAD

3.103.00 SQ2.90

PIN 1INDICATOR(R 0.15)

FOR PROPER CONNECTION OFTHE EXPOSED PAD, REFER TOTHE PIN CONFIGURATION ANDFUNCTION DESCRIPTIONSSECTION OF THIS DATA SHEET.COPLANARITY

0.08

02-0

5-20

13-C

TOP VIEW BOTTOM VIEW

0.20 MIN

adp5302: バッテリ電圧モニタ機能付き 50 ma ／ 500 ma 超...

Documents