digital es
Post on 10-Jul-2016
216 Views
Preview:
TRANSCRIPT
ESCUELA SUPERIOR POLITÉCNICA DE CHIMBORAZO
FACULTAD DE INFORMÁTICA Y ELECTRÓNICA
ESCUELA DE INGENIERIA EN ELECTRONICA TELECOMUNICACIONES Y REDES
CARRERA DE INGENIERIA EN ELECTRONICA TELECOMUNICACIONES Y REDES
PORTAFOLIO DE SISTEMAS DIGITALES II
I. DATOS INFORMATIVOS
Nombres y Apellidos: Gabriela Villacrés
Dirección domiciliaria: Parque Industrial
Teléfono: 0969047100
Correo electrónico
institucional y personal:
Mayte-villacres@espoch.edu.ec
Código: 733
Fecha: 1 de Abril – 24 de Agosto
“Saber para Ser”
Página 1 de 144
HORARIO DE CLASES
“Saber para Ser”
Página 2 de 144
“Saber para Ser”
Página 3 de 144
ESCUELA SUPERIOR POLITÉCNICA DE CHIMBORAZO
SÍLABO INSTITUCIONAL
1. INFORMACIÓN GENERAL
FACULTAD INFORMÁTICA Y ELECTRÓNICA
ESCUELA INGENIERÍA EN ELECTRÓNICA TELECOMUNICACIONES Y REDES
CARRERA INGENIERÍA ELECTRÓNICA EN TELECOMUNICACIONES Y REDES
SEDE MATRIZ – ESPOCH
MODALIDAD PRESENCIAL
SÍLABO DE SISTEMAS DIGITALES II
NIVEL TERCERO
PERÍODO ACADÉMICO
ABRIL – AGOSTO 2015
ÁREA CÓDIGO NÚMERO DE CRÉDITOS
IT03EO4 4
NÚMERO DE HORAS SEMANAL
PRERREQUISITOS CORREQUISITOS
4 IT02EO6
NOMBRE DEL DOCENTE MONICA JEANETTE FLORES VILLAFUERTE
NÚMERO TELEFÓNICO 0987059562
CORREO ELECTRÓNICO monica.flores@espoch.edu.ec
TÍTULOS ACADÉMICOS DE TERCER NIVEL
INGENIERA EN ELECTRÓNICA Y COMPUTACION
TÍTULOS ACADÉMICOS DE POSGRADO
2. DESCRIPCIÓN DE LA ASIGNATURA
2.1. INDENTIFICACIÓN DEL PROBLEMA DE LA ASIGNATURA EN RELACIÓN AL PERFIL PROFESIONAL Falta en el conocimiento de diseño y análisis de máquinas secuenciales síncronas a través de la síntesis de algoritmos de hardware digital mediante diagramas de estado y cartas ASM (Algorithmic State Machine), además de la
“Saber para Ser”
Página 4 de 144
falta de conocimiento en el manejo del lenguaje de descripción de hardware para circuitos de muy alta velocidad (VHDL).
2.2. CONTRIBUCIÓN DE LA ASIGNATURA EN LA FORMACIÓN DEL PROFESIONAL
El estudiante obtiene los criterios fundamentales para el análisis y diseño de máquinas secuenciales síncronas tanto a nivel de hardware como software, lo que permitirá que implementes esta clase de sistemas en la relación de problemas de la industria de forma que sus conocimientos se aporten a la sociedad.
3. OBJETIVOS GENERALES DE LA ASIGNATURA 1. Diseñar máquinas de estado síncronas, diagramas de estado y cartas ASM
mediante VHDL. 2. Sintetizar algoritmos mediantes diagramas de estado y cartas ASM para aplicar
en el diseño de máquinas secuenciales síncronas. 3. Programar secuencias básicas en lenguaje VHDL e implementar el hardware
digital de los diseños de máquinas secuenciales. 4. Aplicar los conocimientos adquiridos de manera responsable y deontológica.
4. CONTENIDOS
UNIDADES OBJETIVOS TEMAS
FLIP - FLOPS Análisis y diseño de Latch y Flip-Flops
El Latch básico.
Retardos de propagación.
Latch asincrónico: S, R, D, T, J-K, maestro – esclavo.
El multiplexor con Latch.
Diseño y conversión de Latch.
El reloj, tipos y tiempos: Tsu, Th.
Flip Flop D maestros – esclavo.
Flip flops disparados
“Saber para Ser”
Página 5 de 144
por flaco: T, J-K, J-K maestro-esclavo.
Latch vs. Flip flops.
Registro con Flip Flops.
Máquinas secuenciales síncronas
Diseñar máquinas secuenciales síncronas mediante diagramas de estado.
Diagramas de estado.
Clases de máquinas A, B, C, D, E.
Diseño de máquinas secuenciales síncronas mediante máquinas de estado.
Contadores.
Registros.
Introducción a VHDL
Conocer la estructura básica de VHDL y analizar los módulos básicos de diseño: palabras reservadas, tipos de datos, arquitectura y estructura de datos.
Generalidades.
Introducción a Xilinx ISE.
VHDL, organización y arquitectura.
Operadores y expresiones.
Tipos de datos.
Atributos.
Declaraciones de constantes, variables y señales.
Declaración de entidad y arquitectura.
Diseño de FF con VHDL Diseñar FF mediante el lenguaje VHDL
Diseño lógico secuencial.
Flip-Flops: D, T, J-K.
Registros con FF.
Diseño lógico combinacional con VHDL
Describir la declaración de declaraciones concurrentes y secuenciales dentro de un programa VHDL mediante el diseño de circuitos
Programación de estructuras básicas mediante declaraciones concurrentes.
Programación y estructuras básicas
“Saber para Ser”
Página 6 de 144
combinacionales. mediante declaraciones secuenciales.
Diseño de controladores digitales mediante ASM y
VHDL
Diseñar controladores digitales mediantes diagramas ASM y VHDL.
Simbología ASM.
Diseño de controladores secuenciales síncronos mediantes diagramas ASM.
Implementación de diagramas ASM mediante VHDL.
5. ESTRATEGIAS METODOLÓGICAS
Para el desarrollo de la presente asignatura se utilizan los métodos investigativos,
búsqueda parcial y conversación heurística. Se fomenta y se fortalece el trabajo en equipo con diversas actividades de talleres en
clase. Se incentiva la participación individual activa de los estudiantes realizando preguntas y
analizando cada una de las respuestas de los mismos con relación a los conceptos analizados, valorando así sus criterios y obteniendo conclusiones útiles para el análisis de diversos problemas.
Se incentiva la escritura de documentos técnicos con formatos y normas internacionales.
1. USO DE TECNOLOGÍA
Equipos:
Computadores con software de simulación Quartus II, MultiSim
Materiales:
Herramientas software: VHDL, MultiSim.
Dispositivos y componentes electrónicos digitales (TTL y CMOS)
2. RESULTADO O LOGROS DE APRENDIZAJE
RESULTADOS O CONTRIBUCIÓN (ALTA, EL ESTUDIANTE SERÁ
“Saber para Ser”
Página 7 de 144
LOGROS DEL APRENDIZAJE
MEDIA, BAJA) CAPAZ DE
a) Fortalecer el
pensamiento lógico deductivo para la resolución de problemas dentro de la carrera de Ingeniería en Electrónica, Telecomunicaciones y Redes
BAJA
Reafirmar el pensamiento lógico deductivo para la resolución de problemas de diseño de máquinas secuenciales sincrónicas que involucran a la lógica binaria y la informática.
b) Adquirir los
conocimientos que le
permitan identificar y
analizar problemas de
ingeniería electrónica
telecomunicaciones y
redes.
MEDIA
Analizar problemas de diseño de máquinas secuenciales síncronas para determinar posibles soluciones.
c) Implementar de manera eficaz la solución de problemas dentro de la carrera
MEDIA
Encontrar de manera eficaz la solución de problemas de diseño de máquinas secuenciales síncronas dentro de la carrera
d) Manejar las diferentes herramientas tecnológicas para su aplicación en la resolución de problemas de sus carrera
MEDIA
Usar apropiadamente las herramientas de simulación como VHDL y equipo digital de hardware para su aplicación en la resolución de problemas de diseño de máquinas secuenciales síncronas
e) Desarrollar su capacidad de integración en equipos multidisciplinarios de trabajo, alcanzando un enfoque holístico en la resolución de
BAJA
Asociar e integrar en forma efectiva en equipos de trabajo como elemento fundamental en el diseño e implementación de máquinas secuenciales síncronas
“Saber para Ser”
Página 8 de 144
problemas
f) Demostrar un comportamiento ético, con eficacia y eficiencia profesional
BAJA Reconocer la responsabilidad profesional y deontológica de la profesión que ejercerá.
g) Utilizar la comunicación oral, escrita, gráfica y electrónica contribuyendo en el desarrollo profesional
MEDIA
Ilustrar de manera efectiva de forma oral, escrita y gráfica e interactúa con diferentes tipos de audiencia.
3. AMBIENTES DE APRENDIZAJE
Talleres: Trabajo individual y en equipos para resolver en forma práctica
problemas relacionados con los conocimientos alcanzados
Investigación: Trabajos individuales y en equipo que permitan construir
conocimiento con el apoyo de los sistemas de información y como la
participación responsable, diálogo y discusión entre los estudiantes.
Simulación por computadora: mediante el empleo de herramientas de software
apropiadas que permitan a los estudiantes elaborar y evaluar la solución
planteada para un circuito eléctrico.
6. SISTEMA DE EVALUACIÓN DE LA ASIGNATURA
ACTIVIDADES A EVALUAR
PRIMER PARCIAL
SEGUNDO PARCIAL
TERCER PARCIAL
EVALUACIÓN PRINCIPAL
SUSPENSIÓN
Exámenes 5 6 5 12 20
Lecciones 1
Tareas Individuales 1 1 1
“Saber para Ser”
Página 9 de 144
Informes 1
Fichas de Observación
Proyecto 1 1 2
Trabajo de Investigación
1 1
Portafolios 1
Aula Virtual
Otros
TOTAL 8 PUNTOS 10 PUNTOS 10 PUNTOS 12 PUNTOS 20 PUNTOS
7. BIBLIOGRAFÍA
BÁSICA
Ronald Tocci, Neal Widmer (2011) Sistemas digitales (11va. edición)
COMPLEMENTARIA
Morris Mano, Michele Ciletti (2007) Diseño digital (4ta. edición), Pearson. Baldeón, Wilson (2012). Problemas resueltos de Sistemas digitales II. Ed. Copycentro ESPOCH Carmen Baena Oliva, Problemas de Circuitos y sistemas Digitales (2013) Tercera Edición.
LECTURAS RECOMENDADAS
Saravanan, V., and V. Kannan. "Performance Analysis of CNTFET on T Flip-
Flop." IUP Journal Of Electrical & Electronics Engineering 5, no. 3 (July 2012): 57-
66. Academic Search Complete, EBSCOhost (accessed February 26, 2013).
L. W. Massengill, et al. "Frequency Dependence of Alpha-Particle Induced Soft
Error Rates of Flip-Flops in 40-nm CMOS Technology." IEEE Transactions On
Nuclear Science 59, no. 6 (December 2012): 2796-2802. Academic Search
Complete, EBSCOhost (accessed February 26, 2013).
Yang, Joon-Sung, Nur A. Touba, and Benoit Nadeau-Dostie. "Test Point Insertion with Control Points Driven by Existing Functional Flip-Flops." IEEE Transactions On Computers 61, no. 10 (October 2012): 1473-1483. Academic Search Complete, EBSCOhost (accessed February 26, 2013)
WEBGRAFÍA
“Saber para Ser”
Página 10 de 144
http://search.ebscohost.com/login.aspx?direct=true&db=a9h&AN=44322484&lang=es&s
ite=ehost-live
http://search.ebscohost.com/login.aspx?direct=true&db=a9h&AN=94863854&lang=es&s
ite=ehost-live
http://search.ebscohost.com/login.aspx?direct=true&db=a9h&AN=89302597&lang=es&s
ite=ehost-live
FIRMA DEL DOCENTE DE LA ASIGNATURA
FIRMA DEL COORDINADOR
DE ÁREA
FIRMA DEL DIRECTOR DE ESCUELA
LUGAR Y FECHA DE PRESENTACIÓN
Riobamba 01 de abril de 2015
“Saber para Ser”
Página 11 de 144
ESCUELA SUPERIOR POLITÉCNICA DE CHIMBORAZO VICERRECTORADO ACADÉMICO DIRECCIÓN DE DESARROLLO ACADÉMICO
PLANIFICACIÓN SEMESTRAL DE ASIGNATURA
1. DATOS INFORMATIVOS:
FACULTAD: INFORMÁTICA Y ELECTRÓNICA
ESCUELA: INGENIERÍA EN ELECTRÓNICA, TELECOMUNICACIONES Y REDES
CARRERA: INGENIERÍA EN ELECTRÓNICA, TELECOMUNICACIONES Y REDES
ASIGNATURA: SISTEMAS DIGITALES TERCERO A
No. CRÉDITOS: 4
No. HORAS: 4
DOCENTE(A): ING. MÓNICA JEANETTE FLORES VILLAFUERTE
2. PLANIFICACIÓN SEMESTRAL DE ASIGNATURA
CLASE No UNIDADES/TEMAS FECHA HORARIO OBSERVACIONES
1
Presentación Entrega de Sílabos y Sistema de Evaluación Prueba de Diagnóstico
08/04/2015 09:00 - 11:00
2
Latch Básico Retardos de Propagación
10/04/2015 09:00 - 11:00
3
Latch Asincrónico: S, R, D, T, J-K, maestro-esclavo
15/04/2015 09:00 - 11:00
4 El Multiplexor con Latch 17/04/2015 09:00 - 11:00
5 Diseño y Conversión de Latch 22/04/2015 09:00 - 11:00
6 El reloj, Tipos de Tiempos: Tsu, Th 24/04/2015 09:00 - 11:00
7
Flip Flops: D, T, J-K Flip Flop D maestro-esclavo Flip Flops Disparadores por Flanco: T, J-K, J-K maestro-esclavo
29/04/2015 09:00 - 11:00
“Saber para Ser”
Página 12 de 144
8 01/05/2015 09:00 - 11:00 DÍA DEL TRABAJO
9 Evaluación primer parcial 06/05/2015 09:00 - 11:00
10 Notas Primer Parcial 08/05/2015 09:00 - 11:00
11 Latch vs Flip Flops 13/05/2015 09:00 - 11:00
12 Diseño Lógico Secuencial 15/05/2015 09:00 - 11:00
13 Diagramas de Estado 20/05/2015 09:00 - 11:00
14 Clases de Máquinas A, B, C, D, E 22/05/2015 09:00 - 11:00
15
Diseño de maquinas secuenciales síncronas mediante máquinas de estado
27/05/2015 09:00 - 11:00
16 Contadores 29/05/2015 09:00 - 11:00
17
Registros Registro con Flip Flops
03/06/2015 09:00 - 11:00
18 Aplicaciones de los Registros 05/06/2015 09:00 - 11:00
19 Evaluacion Segundo parcial 10/06/2015 09:00 - 11:00
20 Notas Segundo Parcial 12/06/2015 09:00 - 11:00
21
Generalidades Introducción a Xilinx y ISE
17/06/2015 09:00 - 11:00 VHDL
22 VHDL, Organización y Arquitectura 19/06/2015 09:00 - 11:00 VHDL
23 Operadores y Expresiones 24/06/2015 09:00 - 11:00 VHDL
24
Tipos de Datos Atributos
26/06/2015 09:00 - 11:00 VHDL
25
Declaraciones de Constantes, Variables y Señales Declaración de Entidad y Arquitectura
01/04/2015 09:00 - 11:00 VHDL
26
Programación de Estructuras Básicas mediante Declaraciones Concurrentes
03/04/2015 09:00 - 11:00 VHDL
27
Programación de Estructuras Básicas mediante Declaraciones Secuenciales
08/04/2015 09:00 - 11:00 VHDL
28 Diseño Lógico Combinacional y Secuencial 10/04/2015 09:00 - 11:00 VHDL
29 Simbología ASM 15/04/2015 09:00 - 11:00 VHDL
30
Diseño de Controladores Secuenciales Síncronos mediante Diagramas ASM Implementación de Diagramas ASM mediante VHDL
17/04/2015 09:00 - 11:00 VHDL
31 Evaluación Tercer Parcial 22/04/2015 09:00 - 11:00
32 Notas Tercer Parcial 24/04/2015 09:00 - 11:00
Fecha Presentación: 01/04/2015
“Saber para Ser”
Página 13 de 144
Entrega: Ing. Mónica Jeanette Flores Villafuerte
Revisión:
“Saber para Ser”
Página 14 de 144
“Saber para Ser”
Página 15 de 144
“Saber para Ser”
Página 16 de 144
“Saber para Ser”
Página 17 de 144
“Saber para Ser”
Página 18 de 144
“Saber para Ser”
Página 19 de 144
“Saber para Ser”
Página 20 de 144
“Saber para Ser”
Página 21 de 144
“Saber para Ser”
Página 22 de 144
“Saber para Ser”
Página 23 de 144
“Saber para Ser”
Página 24 de 144
“Saber para Ser”
Página 25 de 144
“Saber para Ser”
Página 26 de 144
“Saber para Ser”
Página 27 de 144
“Saber para Ser”
Página 28 de 144
“Saber para Ser”
Página 29 de 144
“Saber para Ser”
Página 30 de 144
“Saber para Ser”
Página 31 de 144
“Saber para Ser”
Página 32 de 144
“Saber para Ser”
Página 33 de 144
“Saber para Ser”
Página 34 de 144
“Saber para Ser”
Página 35 de 144
“Saber para Ser”
Página 36 de 144
“Saber para Ser”
Página 37 de 144
“Saber para Ser”
Página 38 de 144
“Saber para Ser”
Página 39 de 144
“Saber para Ser”
Página 40 de 144
“Saber para Ser”
Página 41 de 144
“Saber para Ser”
Página 42 de 144
“Saber para Ser”
Página 43 de 144
“Saber para Ser”
Página 44 de 144
“Saber para Ser”
Página 45 de 144
“Saber para Ser”
Página 46 de 144
“Saber para Ser”
Página 47 de 144
“Saber para Ser”
Página 48 de 144
“Saber para Ser”
Página 49 de 144
“Saber para Ser”
Página 50 de 144
“Saber para Ser”
Página 51 de 144
“Saber para Ser”
Página 52 de 144
“Saber para Ser”
Página 53 de 144
“Saber para Ser”
Página 54 de 144
“Saber para Ser”
Página 55 de 144
“Saber para Ser”
Página 56 de 144
“Saber para Ser”
Página 57 de 144
“Saber para Ser”
Página 58 de 144
“Saber para Ser”
Página 59 de 144
“Saber para Ser”
Página 60 de 144
“Saber para Ser”
Página 61 de 144
“Saber para Ser”
Página 62 de 144
“Saber para Ser”
Página 63 de 144
“Saber para Ser”
Página 64 de 144
“Saber para Ser”
Página 65 de 144
“Saber para Ser”
Página 66 de 144
“Saber para Ser”
Página 67 de 144
“Saber para Ser”
Página 68 de 144
“Saber para Ser”
Página 69 de 144
“Saber para Ser”
Página 70 de 144
“Saber para Ser”
Página 71 de 144
“Saber para Ser”
Página 72 de 144
“Saber para Ser”
Página 73 de 144
“Saber para Ser”
Página 74 de 144
“Saber para Ser”
Página 75 de 144
“Saber para Ser”
Página 76 de 144
“Saber para Ser”
Página 77 de 144
“Saber para Ser”
Página 78 de 144
“Saber para Ser”
Página 79 de 144
“Saber para Ser”
Página 80 de 144
“Saber para Ser”
Página 81 de 144
“Saber para Ser”
Página 82 de 144
“Saber para Ser”
Página 83 de 144
“Saber para Ser”
Página 84 de 144
“Saber para Ser”
Página 85 de 144
“Saber para Ser”
Página 86 de 144
“Saber para Ser”
Página 87 de 144
“Saber para Ser”
Página 88 de 144
“Saber para Ser”
Página 89 de 144
“Saber para Ser”
Página 90 de 144
“Saber para Ser”
Página 91 de 144
“Saber para Ser”
Página 92 de 144
“Saber para Ser”
Página 93 de 144
“Saber para Ser”
Página 94 de 144
“Saber para Ser”
Página 95 de 144
“Saber para Ser”
Página 96 de 144
“Saber para Ser”
Página 97 de 144
“Saber para Ser”
Página 98 de 144
“Saber para Ser”
Página 99 de 144
“Saber para Ser”
Página 100 de 144
“Saber para Ser”
Página 101 de 144
“Saber para Ser”
Página 102 de 144
“Saber para Ser”
Página 103 de 144
“Saber para Ser”
Página 104 de 144
“Saber para Ser”
Página 105 de 144
“Saber para Ser”
Página 106 de 144
“Saber para Ser”
Página 107 de 144
“Saber para Ser”
Página 108 de 144
“Saber para Ser”
Página 109 de 144
“Saber para Ser”
Página 110 de 144
“Saber para Ser”
Página 111 de 144
“Saber para Ser”
Página 112 de 144
“Saber para Ser”
Página 113 de 144
“Saber para Ser”
Página 114 de 144
“Saber para Ser”
Página 115 de 144
“Saber para Ser”
Página 116 de 144
“Saber para Ser”
Página 117 de 144
“Saber para Ser”
Página 118 de 144
“Saber para Ser”
Página 119 de 144
“Saber para Ser”
Página 120 de 144
“Saber para Ser”
Página 121 de 144
“Saber para Ser”
Página 122 de 144
“Saber para Ser”
Página 123 de 144
“Saber para Ser”
Página 124 de 144
“Saber para Ser”
Página 125 de 144
“Saber para Ser”
Página 126 de 144
“Saber para Ser”
Página 127 de 144
“Saber para Ser”
Página 128 de 144
“Saber para Ser”
Página 129 de 144
“Saber para Ser”
Página 130 de 144
“Saber para Ser”
Página 131 de 144
“Saber para Ser”
Página 132 de 144
“Saber para Ser”
Página 133 de 144
“Saber para Ser”
Página 134 de 144
“Saber para Ser”
Página 135 de 144
“Saber para Ser”
Página 136 de 144
“Saber para Ser”
Página 137 de 144
“Saber para Ser”
Página 138 de 144
“Saber para Ser”
Página 139 de 144
“Saber para Ser”
Página 140 de 144
“Saber para Ser”
Página 141 de 144
“Saber para Ser”
Página 142 de 144
“Saber para Ser”
Página 143 de 144
top related