electrónica digital ii

Electrónica Digital II

M. C. Felipe Santiago Espinosa

Tipos de FPLD’s

Octubre / 2014

Clasificación

Una clasificación básica es la siguiente:

– SPLD (Simple Programmable Logic Device)

PROM (Programmable Read Only Memory)

PLA (Programmable Logic Array)

PAL (Programmable AND-Array Logic)

GAL (Generic Array Logic)

CPLD (Complex Programmable Logic Device)

FPGA (Field Programmable Logic Device)

PROM

PROM (Ejemplo)

– X = AB’C’ + A’B’C + A’BC – Y = A’BC’ + AB’C – Z = AB’C’ + ABC’ + A’B’C + ABC

PLA

A mediados de la década de 1970 surgen

los arreglos lógicos programables (PLA,

Programmable Logic Array).

Tienen un arreglo AND programable

seguido de un arreglo OR programable.

Pueden configurarse para realizar

operaciones lógicas AND y OR.

PLA

PLA (Ejemplo) – X = AB’C’ + A’B’C + A’BC – Y = A’BC’ + AB’C – Z = AB’C’ + ABC’ + A’B’C + ABC

PAL

A finales de la década de 1970 surge el arreglo lógico AND programable (PAL, Programmable AND-Array Logic)

Mejora los tiempos de retardo del PLA

El PAL consta de una arreglo AND programable y un arreglo OR fijo

PAL

PAL

X = AB’C’ + A’B’C Y = A’BC’ + AB’C Z = A’B’C + ABC