le2-informe 1dasd
Post on 13-Apr-2018
230 Views
Preview:
TRANSCRIPT
-
7/23/2019 LE2-Informe 1DASD
1/24
PRACTICA #1: AMPLIFICADORES OPERACIONALES (OPAMPS)
Laboratorio de Electrnica II. Facultad de Ingeniera. Escuela de Ingeniera Elctrica.Universidad Rafael Urdaneta. Maracaibo, Venezuela
2.-MATERIALES
Componentes elet!"nos:
Resistores !"#$, "$, "##%
&ondensador '''(F
2.-MATERIALES
Componentes elet!"nos:
Resistores !"#$, "$, "##%
&ondensador '''(F
2.-MATERIALES
Componentes elet!"nos:
Resistores !"#$, "$, "##%
&ondensador '''(F
-
7/23/2019 LE2-Informe 1DASD
2/24
1.- INTROD$CCION
Los a)*lificadores o*eracionales, son dis*ositivos electrnicos +ue tienen dos
entradas una salida, donde la salida viene dada *or una o*eracin con una deter)inada
ganancia con res*ecto a la entrada. -sica)ente esta idea de los /01M02 es tan buena,
+ue ca)biando los ti*os dis*osiciones de los ele)entos de reali)entacin, se *ueden
i)*le)entar diferentes o*eraciones analgicas3 donde en gran *arte, las caractersticas
globales del circuito las deter)ina la red de retroali)entacin. 0ara estas *rcticas +ue se
realizaran a lo largo de este laboratorio, se e)*leara un 4nico c5i*6 el c5i* LM78", donde
tal co)o se )encion anterior)ente, se *retender construir todos los ti*os de /01M0variando 4nica)ente los ele)entos *asivos +ue lo confor)an.
Es i)*ortante destacar, +ue los a)*lificadores o*eracionales no son un invento
nuevo, de 5ec5o, el uso generalizado de los /01M02 no co)enz real)ente 5asta los a9os
:#, cuando e)*ezaron a a*licarse las tcnicas de estado slido al dise9o de circuitos
/01M02, fabricndose )dulos +ue realizaban la circuitera interna del /01M0 )ediante
dise9o discreto de estado slido. 0or 4lti)o, a continuacin se *resenta los ob;etivos de esta
*rctica, los cuales resultaran funda)entales a lo largo de esta seccin de laboratorio de
electrnica II6
&onstruir un /01M0 inversor no inversor con una ganancia de "#. &onstruir un /01M0 su)ador restador con una ganancia aleatoria. &onstruir un /01M0 derivador e integrador.
2.-MATERIALES
-
7/23/2019 LE2-Informe 1DASD
3/24
Componentes elet!"nos:
Resistores !"#$, "$, "##%
&ondensador '''(F
&5i* U178"
&ables
Inst!%mentos &e me&"n ' monte:
- /scilosco*io-
-
7/23/2019 LE2-Informe 1DASD
4/24
En esta *arte del infor)e, se *rocedern a detallar e=*licar los *asos o e;ecuciones +ue se
realizaron *ara llevar a cabo los ob;etivos inicial)ente *ro*uestos en estas *rcticas de
laboratorio. 1 continuacin, se detalla cada uno de los e=*eri)entos6
P!me! e*pe!mento
&o)o *ri)era *ractica de laboratorio, se *lante construir un circuito a)*lificadorinversor uno no inversor, es decir, utilizando un a)*lificador o*eracional !o*a)*% se*retenda introducir una deter)inada se9al, a *artir de una deter)inada configuracin deele)entos *asivos obtener una a)*lificacin de la se9al, obteniendo ta)bin una gananciade "# en relacin a la entrada. 1 continuaci
+.-PROCEDIMIENTO
En esta *arte del infor)e, se *rocedern a detallar e=*licar los *asos o e;ecuciones +ue se
realizaron *ara llevar a cabo los ob;etivos inicial)ente *ro*uestos en estas *rcticas de
laboratorio. 1 continuacin, se detalla cada uno de los e=*eri)entos6
P!me! e*pe!mento
&o)o *ri)era *ractica de laboratorio, se *lante construir un circuito a)*lificador
inversor uno no inversor, es decir, utilizando un a)*lificador o*eracional !o*a)*% se
*retenda introducir una deter)inada se9al, a *artir de una deter)inada configuracin de
ele)entos *asivos obtener una a)*lificacin de la se9al, obteniendo ta)bin una ganancia
de "# en relacin a la entrada. 1 continuacin, se detalla cada uno de estos circuitos
*ro*uestos inicial)ente6
/*a)* Inversor6
Un a)*lificador inversor invierte la *olaridad de la se9al de entrada )ientras la
a)*lifica. El circuito dise9ado *ara este *ro*sito es el siguiente6
-
7/23/2019 LE2-Informe 1DASD
5/24
Inicial)ente, se constru un circuito constituido 4nica)ente *or un c5i* LM78"
dos resistores, ade)s de una fuente de ali)entacin de >"?V una se9al de entrada Vi. 1
continuacin se *resentan los *ar)etros calculados *ara este *ro*sito6
@onde la relacin entre el volta;e de entrada salida de este circuito, viene dado *or6
Vo=RfR1
Vi
2u*oniendo una RfA"#$B co)o la ganancia 1vA"#, entonces6
Av=R f
R1=10
Entonces R"A"$B. @e igual )anera su*oniendo una entrada ViA#.8V*6
Vo=10k
1k 0.4=4Vp
1 continuacin, se resu)en los *ar)etros reales )edidos utilizados6
-
7/23/2019 LE2-Informe 1DASD
6/24
Ressto!es%tl,&os
F!e%en ' mplt%&&e l sel &e ent!&
nnl%l&
/oltes &e sl&
RfAC.C' $B fA'.###7$Dz
V*A#.8V
"#.?" V*A8V
R"A#.C7 $B
@onde el )arco de error de la ganancia +ue se obtuve fue de tan solo ?.".@e
igual for)a, se *resenta el circuito construido en el laboratorio a lo largo de la *rctica, as
co)o ta)bin las se9ales de entrada salida obtenidas6
2E1L @E EGHR1@1 !Vi% 2E1L @E 21LI@1!Vo%
-
7/23/2019 LE2-Informe 1DASD
7/24
EEM0L/ @EL &IR&UIH/ @I2E1@/ EG L1-/R1H/RI/
/*a)* no inversor6
Un a)*lificador no inversor es un circuito de a)*lificador o*eracional dise9ado
*ara su)inistrar una ganancia en tensin *ositiva. El circuito dise9ado *ara este *ro*sito
es el siguiente6
Gueva)ente, se constru un circuito constituido 4nica)ente *or un c5i* LM78"
dos resistores, ade)s de una fuente de ali)entacin de >"?V una se9al de entrada Vi. 1
continuacin se *resentan los *ar)etros calculados *ara este *ro*sito6
@onde la relacin entre el volta;e de entrada salida de este circuito, viene dado *or6
Vo=(1+R f
R1) Vi
2u*oniendo una RfA"#$B co)o la ganancia 1vA"#, entonces6
Av=(1+Rf
R1)=10
-
7/23/2019 LE2-Informe 1DASD
8/24
@es*e;ando6
R1= RfAv1
@e la ecuacin, se obtiene +ue6 R"J".""""$B
@e igual )anera su*oniendo una entrada ViA#.8KV*6
Vo=10k
1k 0.4=4Vp
1 continuacin, se resu)en los *ar)etros reales )edidos utilizados6
Ressto!es%tl,&os
F!e%en ' mplt%&&e l sel &e ent!&
nnl%l&
/oltes &e sl&
RfAC.C' $B fA'.###7$Dz
V*A#.8V
"#.?" V*A8V
R"A#.C7 $B
@onde el )arco de error de la ganancia +ue se obtuve fue de tan solo ".7?.@e
igual for)a, se *resenta el circuito construido en el laboratorio a lo largo de la *rctica, as
co)o ta)bin las se9ales de entrada salida obtenidas6
-
7/23/2019 LE2-Informe 1DASD
9/24
6
2E1LE2 @E EGHR1@1 21LI@1 @EL /01M0 G/ IGVER2/R
@onde la se9al con la flec5a ro;a re*resenta la se9al de entrada la de azul la de
salida.
&IR&UIH/ @I2E1@/ 01R1 UG /01M0 G/ IGVER2/R
Se0%n&o e*pe!mento
-
7/23/2019 LE2-Informe 1DASD
10/24
&o)o segunda *ractica de laboratorio, se *lante construir un circuito a)*lificador
su)ador restador, es decir, utilizando un a)*lificador o*eracional !o*a)*% se *retenda
introducir una deter)inada se9al, a *artir de una deter)inada configuracin de ele)entos
*asivos obtener una a)*lificacin de la se9al, sin es*ecificar una deter)inada ganancia en
relacin a la entrada3 *ero considerando +ue esta ganancia no *uede ser lo suficiente)ente
grande *ara evitar as un valor tan ba;o co)o volta;e de entrada, +ue se e=*licara )s
adelante sus razones. 1 continuacin, se detalla cada uno de estos circuitos *ro*uestos
inicial)ente6
/*a)* su)ador6
Un a)*lificador su)ador es un circuito del a)*lificador o*eracional +ue
co)bina varias entradas *roduce una salida +ue es la su)a *onderada de
las entradas. El circuito dise9ado *ara este *ro*sito es el siguiente6
-
7/23/2019 LE2-Informe 1DASD
11/24
/tra vez, se constru un circuito constituido 4nica)ente *or un c5i* LM78" *ero
a5ora con ' resistores, ade)s de una fuente de ali)entacin de >"?V entradas Vi. 1
continuacin se *resentan los *ar)etros calculados *ara este *ro*sito6
@onde la relacin entre el volta;e de entrada salida de este circuito, viene dado *or6
Vo=Rf (V1
R1+
V2
R2)
2i R"AR?ARfA"$B entonces la e=*resin se reduce a6
Vo=V1+V2
@e esta )anera, el volta;e de salida va a ser la su)a algebraica de los volta;es de entrada.
1 continuacin, se resu)en los *ar)etros reales )edidos utilizados6
Ressto!es
%tl,&os
/olte DC &e ent!&: /olte DC &e
sl&:
R"A#.C7$B Vi"A?.CV VoAK.'V
R?A#.CK $B
Vi?A.'V
RfA".##$B
@onde el )arco de error se debe catalogar co)o #.##, al obtener efectiva)ente en
la salida, la su)a de los volta;es de entrada. @e igual for)a, se *resenta el circuito
construido en el laboratorio a lo largo de la *rctica6
-
7/23/2019 LE2-Informe 1DASD
12/24
&IR&UIH/ @I2E1@/ 01R1 EL /01M0 2UM1@/R @E @/2 EGHR1@12.
/*a)* restador6
Un a)*lificador de diferencia o restador, es un dis*ositivo +ue a)*lifica la
diferencia entre dos entradas *ero rec5aza toda se9al co)4n a las dos entradas. El circuito
dise9ado *ara este *ro*sito, es el siguiente6
-
7/23/2019 LE2-Informe 1DASD
13/24
0ara este caso, se constru un circuito constituido 4nica)ente *or un c5i* LM78"
*ero a5ora con 8 resistores. 1si)is)o, una fuente de ali)entacin de >"?V dos se9ales
de entrada Vi. 1 continuacin se *resentan los *ar)etros calculados *ara este *ro*sito6
@onde la relacin entre el volta;e de entrada salida de este circuito, viene dado
*or6
2i R"AR?AR'AR8
Vo=V2V1
@e esta )anera, el volta;e de salida viene dado *or la resta de sus tensiones de
entrada.
1 continuacin, se resu)en los *ar)etros reales )edidos utilizados6
Ressto!es%tl,&os
/olte DC &e ent!&: /olte DC &esl&:
-
7/23/2019 LE2-Informe 1DASD
14/24
R"A#.C7$B Vi"A.'V VoAC.CC?V
R?A#.CK $B
R'A".##$B Vi?A".'87V
R8A".##$B
@onde el )arco de error se debe catalogar co)o #.##, al no establecer una
deter)inada ganancia con res*ecto a la entrada. @e igual for)a, se *resenta el circuito
construido en el laboratorio a lo largo de la *rctica6
-Te!e! e*pe!mento.
&o)o tercera *ractica de laboratorio, se *lante construir un circuito a)*lificador
derivador e integrador, es decir, utilizando un a)*lificador o*eracional !o*a)*% se
*retenda introducir una deter)inada se9al, a *artir de una deter)inada configuracin de
ele)entos *asivos obtener una a)*lificacin de la se9al, ade)s derivarla o integrarla
res*ectiva)ente. 1 continuacin, se detalla cada uno de estos circuitos *ro*uestos
inicial)ente6
/*a)* derivador6
Un diferenciador o derivador es un circuito del a)*lificador o*eracional
cua salida es *ro*orcional a la velocidad de ca)bio de la se9al de entrada. El
circuito dise9ado *ara este *ro*sito es el siguiente6
-
7/23/2019 LE2-Informe 1DASD
15/24
&o)o en secciones anteriores, se constru un circuito constituido 4nica)ente *or
un c5i* LM78" *ero a5ora con " resistor otro ele)ento *asivo, un ca*acitor. 1si)is)o,
una fuente de ali)entacin de >"?V una se9al de entrada Vi. 1 continuacin se *resentan
los *ar)etros calculados *ara este *ro*sito6
@onde la relacin entre el volta;e de entrada salida de este circuito, viene dado *or6
Vo=RC dVi
dt
2i RA"$B &A'''(F entonces6
Vo1
3dVi
dt
Es decir, el circuito divide la a)*litud de la se9al entre tres, la desfasa"K#N deriva la se9al
original.
2u*oniendo +ue la entrada es una se9al triangular, definida a trozos en un *eriodo6
"A)=Ob t#PtPt"
?A)=Oc t"PtPt?
Las derivadas de a)bas funciones resultan6
-
7/23/2019 LE2-Informe 1DASD
16/24
"QAb 3 ?QAc
@onde a)bos valores obtenidos son constantes, +ue es e=acta)ente lo +ue ocurre con la
onda triangular, al *asar esta a ser una onda cuadrada.
1 continuacin, se resu)en los *ar)etros reales )edidos utilizados6
Elementospsos
%tl,&os
Sel &e ent!&: Sel &e sl&
R"A#.C7$B 2e9al triangular 2e9al cuadrada
&A'''(F
@e igual for)a, se *resenta el circuito construido en el laboratorio a lo largo de la
*rctica6
@
-
7/23/2019 LE2-Informe 1DASD
17/24
2&IR&UIH/ @I2E1@/ 01R1 EL /01M0 @ERIV1@/R.
2E1L @E EGHR1@1 &/G RE20E&H/ 1 L1 2E1L @E 21LI@1. /*a)* integrador6
Un integrador es un circuito del a)*lificador o*eracional cua salida es
*ro*orcional a la integral de la se9al de entrada.
-
7/23/2019 LE2-Informe 1DASD
18/24
&o)o en secciones anteriores, se constru un circuito constituido 4nica)ente *or
un c5i* LM78, un resistor un ca*acitor. 1si)is)o, una fuente de ali)entacin de >"?V
una se9al de entrada Vi. 1 continuacin se *resentan los *ar)etros calculados *ara este
*ro*sito6
@onde la relacin entre el volta;e de entrada salida de este circuito, viene dado
*or6
Vo=1
RC
0
t
Vidt
2i RA"$B &A'''(F entonces6
Vo30
t
Vidt
Es decir, el circuito )ulti*lica la a)*litud de la se9al *or tres, la desfasa"K#N e
integra la se9al original. @e igual )anera si al derivar una se9al triangular se obtiene una
-
7/23/2019 LE2-Informe 1DASD
19/24
se9al cuadrada, al integrar una cuadrada, se obtiene una triangular. 1si)is)o, el resultado
de integrar una se9al triangular, resulta una se9al senoidal.
1 continuacin, se resu)en los *ar)etros reales )edidos utilizados6
Elementospsos
%tl,&os
Sel &e ent!&: Sel &e sl&
R"A#.C7$B 2e9al cuadrada 2e9al triangular
&A'''(F 2e9al triangular 2e9al senoidal
2&IR&UIH/ @I2E1@/ 01R1 EL /01M0 IGHE
-
7/23/2019 LE2-Informe 1DASD
20/24
2E1L @E EGHR1@1 &/G RE20E&H/ 1 L1 2E1L @E 21LI@1
!0RIMER &12/ @E L1 H1-L1%
2E1L @E EGHR1@1 &/G RE20E&H/ 1 L1 2E1L @E 21LI@1!2E
-
7/23/2019 LE2-Informe 1DASD
21/24
.-ANALISIS 3 DISC$SION DE LOS RES$LTADOS
@ebe decirse, +ue los resultados obtenidos fueron lo bastante buenos, *or lo cual se
deben *untualizar los siguientes resultados *ara cada caso realizado en el laboratorio6
Go inversor6 Efectiva)ente, a *artir de una se9al de entrada, en este caso una sinusoidal, se
*udo obtener la )is)a se9al de entrada, *ero a)*lificada 4nica)ente, esto es, la se9al de
salida es de )aor volta;e *ico o a)*litud, resultando "# veces )aor a la de entrada, tal
co)o se *las) inicial)ente.
Inversor6 La se9al de salida obtenido, resulto la )is)a de entrada *ero desfasada "K#N,
debido al )enos resultante de la ecuacin de ganancia *ara este /01M0, sin e)bargo, la
se9al de salida ta)bin resulto "# veces )aor en volta;e *ico a la de entrada, tal co)o se
calculo inicial)ente.
2u)ador6 0udo observarse, +ue efectiva)ente la se9al de salida viene dada *or un factor de
ganancia, una su)a algebraica de se9ales de entradas, esto es, *ara este caso se dise9
-
7/23/2019 LE2-Informe 1DASD
22/24
+ue esta ganancia fuera solo de " *ero obteniendo de igual )anera una salida )aor debido
a la su)a de todas las tensiones de entradas, tal co)o se esti*ulaba.
Restador6 Hal co)o el su)ador, la ganancia *ara este caso se calcul de uno, *ara ello se
e)*le 4nica)ente resistencias de igual )agnitud, donde efectiva)ente, la salida resulto la
resta de las tensiones de entrada.
Integrador6 En este circuito, *udo observarse +ue aun+ue la se9al de salida no se ve
a)*lificada, esto es, es )enor en valor *ico, este a)*lificador tiene un gran rol es +ue
*er)ite integrar una deter)inada se9al *eridica de entrada, )ostrarla en la salida, donde
efectiva)ente todos los funda)entos )ate)ticos, se e+ui*araron con los obtenidos
e=*eri)ental)ente.
@erivador6 En caso contrario al derivador, aun+ue este sin a)*lifica un *oco la se9al de
entrada, *er)ite to)ar la derivada a la se9al de entrada )ostrarla en la salida.
0or 4lti)o, se *uede decir +ue todos los resultados e=*eri)entales obtenidos, confir)an
todos los basa)entos tericos inicial)ente utilizados a lo largo de esta *rctica, *udiendo
catalogar todos los resultados obtenidos co)o e=itosos.
-
7/23/2019 LE2-Informe 1DASD
23/24
4.-CONCL$SIONES0ri)era)ente, debe )encionarse la gran versatilidad +ue ofrecen los a)*lificadores
o*eracionales, es +ue co)o se observ, con tal solo un c5i* se *udo obtener todos los
ti*os de /01M0 4nica)ente variando los ele)entos *asivos del circuito. Ha)bin, se
observ el gran *a*el +ue ofrece la red de retroali)entacin, a +ue de*endiendo si este es
un ca*acitor o un resistor, influir en si es un o*a)* derivador o uno diferenciador, los
cuales son dos /01M02 con funciones total)ente diferentes.
@e igual )anera, se observ +ue no sie)*re se obtiene una ganancia, de 5ec5o, en
el caso del derivador, se obtena la res*ectiva derivada de una deter)inada funcin de
entrada, *ero esta se9al sie)*re resultara de )enor a)*litud +ue la de entrada, a +ue esta
es directa)ente *ro*orcional a la ca*acitancia utilizada, donde este valor de ca*acitancia
sie)*re es un factor )u *e+ue9o. 1lgo si)ilar sucede con el diferenciador o restador, a
+ue en este caso se debe ser cuidadoso al )o)ento de seleccionar las entradas, *uesto +ue
se *odra obtener un volta;e de salida )u ba;o o en otro caso negativo al su*erar V" a V?
de su res*ectiva ecuacin de ganancia.
-
7/23/2019 LE2-Informe 1DASD
24/24
PE5A.P.DIEO.A
top related