ch7 正反器實驗 - ntpc.edu.tw

CH7 正反器實驗

實習十二R-S/D型正反器與暫存器實驗

實習十三J-K/T型正反器與計數器實驗

實習十二 R-S/D型正反器與暫存器實驗


1 R-S 閂 R-S 閂（R-S latch）具有將資料鎖定儲存的功能。如圖7-1 所示，它是由兩只NOR閘交錯回授所構成，它具有兩個輸入端，分別為設定（set）與重設（reset）。所謂設定就是設定Q 為1，重設就是重設Q 為0，詳如真值表所示。其動作如下：


綜上可知，以NOR 閘組成的R-S 閂是以1 來完成設定和重設的工作，稱為高態動作（active high），其符號與真值表如圖7-3(a) 所示。以NAND 閘組成的R-S 閂是以0 來完成設定與重設，稱為低態動作（active low），其符號與真值表如圖7-3(b)所示。


請利用R-S 閂，設計一只防彈跳的按鈕開關，使開關在壓下時輸出1，放開能直接回到0。說明：開關在開、閉的瞬間，由於機械振動往往會造成多次的開、閉反應。在應用上常使一些具高速反應能力的電路，產生非預期的結果。如下圖所示，當SW被切到導通（ON）時，輸出原本應直接由0 變1。但由於接點的彈跳，使輸出歷經多次的1、0 變化後，才穩定的停留在1 狀態。SW被切到截止（OFF）時亦同，輸出原本應直接由1 變0，但卻得經多次0、1 變化才能穩定。


2 時序脈波數位電路依其運作形態可分成同步與非同步兩類。在非同步系統中，電路的反應是及時的，可以在任何時間改變狀態，其變化節奏是較難掌握的。而同步系統的反應是齊步的，是被統一指揮的。其電路通常都受一組連續的脈波所控制，此一脈波我們稱為時序（clock）脈波。通常正反器為達同步控制的目的，都具有時序輸入端，一般都以CLK、CK 或CP為標示，若正反器的輸出只在時序信號由0 變1 的瞬間反應，稱為正緣觸發（positiveedge trigger）。若只在1 變0 的瞬間改變，稱為負緣觸發（negative-edge trigger），其符號如圖7-4 所示。


4 D 型正反器如圖7-6 所示為正緣觸發型的D 型正反器，它只是在前述R-S 正反器的S 端接一反相閘到R 端而成。其功能如真值表所示，即CLK 觸發（正緣輸入）時Q 才等於D，否則Q 永遠不變。換句話說，若D = 1，在CLK 正緣輸入後Q 就等於1。若D = 0，在CLK正緣輸入後Q 就等於0。其他時間不論D 怎麼變，輸出Q 都維持不變。


如下圖所示電路，試求其Q 的輸出波形。


請利用三只D 型正反器設計一組3 位元的資料儲存裝置。


所謂暫存器（register）就是一組具資料儲存能力的正反器。由於一只正反器只能儲存1 位元的資料，因此若要儲存n 位元的資料，就需n 個正反器。暫存器按資料的輸入與輸出方式概可分為四類： 1.串列輸入／串列輸出（serial in-serial out, SISO）。 2.串列輸入／並列輸出（serial in-parallel out, SIPO）。 3.並列輸入／串列輸出（parallel in-serial out, PISO）。 4.並列輸入／並列輸出（parallel in-parallel out, PIPO）。


試用4 只D型正反器組成4 位元串入／並出移位暫存器，並讓4 只輸出只有1 個1、3 個0 循環移位，形成走馬燈的效果。


(1)D 型正反器欲形成串列移位，只要將前一級的輸出Q 接到次一級的輸入D，並將全部的CLK 接在一起，由一脈波信號同步激發即可。至於要讓暫存器內部資料循環移位，則需將最後一級的輸出Q接回到第一級的輸入D，以形成封閉的資料移動迴路，如下圖所示。


2 並入／並出與並入／串出移位暫存器單純的並入／並出暫存器，如作業7-3 所示，只要將幾個暫存器並列，並將CLK接在一起同時激發即可。若要同時擁有並入／並出與並入／串出的功能，則需與多工器來配合設計。如圖7-9 所示，在各正反器前加入一組2 對1 多工器，來選擇各正反器的資料輸入（D）。若D的資料是來自前一級正反器的Q，就形成串列移位。若資料是來自外界輸入（Pi），那就形成並入／並出了。


圖7-9 所示就是一組具並入／並出、並入／串出，甚至串入／串出與串入／並出功能的暫存器。當移位／載入端為0 時，外來的並入資料Pi 就經閘2 送到各正反器的D，待CLK 觸發後Pi 就會存到Qi 輸出，完成並入／並出的工作。當移位／載入端為1，則前一級正反器的Qi 經閘1 送到次一級的D。因此，只要有CLK 輸入，各正反器的資料就會逐級的向右移位，形成串出或並出的結果。


3 商用暫存器的IC 包裝在現有IC 中，暫存器的包裝種類非常多，但其工作情形皆不外前述的串入、並入、串出與並出等功能的組合，茲舉例如下：


1.熟悉R-S 與D 型正反器的結構原理。 2.認識暫存器的結構與功用。

實習十三 J-K/T型正反器與計數器實驗

J-K 正反器是由R-S 正反器的輸出Q 與Q 交互回授而得，如圖7-15 所示。其動作如下：


T 型正反器因為只要T 為1，每個時序信號輸入皆會引起輸出轉態，故常被設計成計數器來使用


試完成下圖，3 位元計數電路的真值表與時序圖。


計數器（counter）就是一組能計數時序脈波數量的電路。由於時序脈波是規律的，是週期性的信號，因此可藉計數器來達成計時。甚至透過時間的分割，來指揮或操控各單項電路的運作，形成一完整功能的電路系統。它是數位電路中不可或缺的元件，應用範圍極為廣泛。計數器依時序脈波的激發方式，可分為同步與非同步兩種。 1.同步計數器（synchronous counter）：所有正反器的CLK端都接在一起同時觸發。 2.非同步計數器（asynchronous counter）：正反器的CLK端各自獨立依序逐級觸發。


若依計數類型來分，概有上數與下數兩種。 1.上數計數器（up counter）：計數值是按遞增順序計數。 2.下數計數器（down counter）：計數值是按遞減順序計數。若依輸出形態來分，概有二進與十進計數器兩種。 1.二進計數器（binary counter）：輸出是按二進制順序遞增或遞減計數。 2.十進計數器（decade counter）：輸出是按十進制順序遞增或遞減計數（最大計數值為9），若輸出是以BCD（Binary-coded Decimal）碼表示（從0000 到1001）者又稱為BCD 計數器。


試設計一組模-10 漣波計數器（BCD 計數器）。


1.瞭解J-K 與T 型正反器的結構原理與應用技巧。 2.熟識計數器的功能與組合技巧。

ch7 正反器實驗 - ntpc.edu.tw

Documents