depletion 型 (空乏,減少) course/semicon_m...2004.12.09 okm e型とd型 n-mos の場合...
TRANSCRIPT
2004.12.09 OKM
E型とD型
n-MOS の場合エンハンスメント型
– Enhancement 型(高揚,増進)
– VTH > 0– normally off 型ともいう
デプレション型
– Depletion 型(空乏,減少)
– VTH < 0– normally on 型ともいう
VGS
QC
VTH
ED
0
⇒出力電流
⇒入力電圧
2004.12.09 OKM
P-SPICE モデルパラメータ
.model ENMOS NMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0 Vmax=0 Xj=0
+ Tox=100n Uo=600 Phi=.6 Rs=1.624m Kp=20.53u W=2u L=2u Vto=1
+ Rd=1.031m Rds=4e10 Cbd=3e-14 Pb=.8 Mj=.5 Fc=.5 Cgso=9.027n
+ Cgdo=1.679n Rg=13.89 Is=194E-18 N=1 Tt=288n)
* 2u*2u E(Vt=1V)NMOS
* 94-8-31 TOcreation
.model DNMOS NMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0 Vmax=0 Xj=0
+ Tox=100n Uo=600 Phi=.6 Rs=1.624m Kp=20.53u W=2u L=8u Vto= -3
+ Rd=1.031m Rds=4e10 Cbd=1.2e-13 Pb=.8 Mj=.5 Fc=.5 Cgso=9.027n
+ Cgdo=1.679n Rg=13.89 Is=194E-18 N=1 Tt=288n)
* 8u*2u D(Vt=-3V)MOS
* 94-8-31 TOcreation
2004.12.09 OKM
n-MOSの伝達特性
0
50
100
150
200
-4 -2 0 2 4
IDSS(E) [uA]IDSS(D) [uA]
I DSS
[ µA
]
VGS
[V]
10-8
10-7
10-6
10-5
10-4
10-3
-4 -2 0 2 4
IDSS(E) [A]
IDSS(D) [A]
I DSS
[A]
VG [V]
D-MOSD-MOS
E-MOSE-MOS
sub-threshold領域
2004.12.09 OKM
n-MOSの出力特性
E-MOS D-MOS
0
10
20
30
40
50
0 1 2 3 4 5
model_MOS_E.qda
I DS [ µ
A]
VDS
[V]
VGS
= +2 V
VGS
= +3 VVGS
= +4 VVGS
= +5 V
VGS
= +1 V0
10
20
30
40
50
0 1 2 3 4 5
model_MOS_D.qda
VGS
= -2 V
VGS
= -1 V
VGS
= +0 V
VGS
= +1 V
VGS
= -3 V
I DS [ µ
A]
VDS
[V]
2004.12.09 OKM
抵抗負荷の場合の基本インバータ特性
0
5
10
15
20
25
30
0 1 2 3 4 5
+2 V
+3 V+4 V+5 V
VGS
< +1 V
I DS [ µ
A]
VDS
[V]
VGS
= +2.5 V
0 V
= VDS
RL = 218 kΩ
VDD = +5 V
VGS = +5 V
0 V
Vout
IDS
S
GD
sub
= Vout
2004.12.09 OKM
負荷曲線(1)
= VDS
RL = 218 kΩ
VDD = +5 V
VGS = +5 V
0 V
Vout
IDS
S
GD
sub
0
5
10
15
20
25
30
0 1 2 3 4 5
I [µA
]
V [V]
0
5
10
15
20
25
30
0 1 2 3 4 5
I DS [ µ
A]
Vout
[V] VDD
= VDD - IDSRL
2004.12.09 OKM
負荷曲線(2)
= VDS
RL = 218 kΩ
VDD = +5 V
VGS = +5 V
0 V
Vout
IDS
S
GD
sub
= VDD - IDSRL 0
5
10
15
20
25
30
0 1 2 3 4 5
+2 V
+3 V+4 V+5 V
VGS
< +1 V
I DS [ µ
A]
VDS
[V]
VGS
= +2.5 V
0 V
VDD
2004.12.09 OKM
一世代前のLSI E/D構成
MOSのしきい値制御が困難な時代.– E-MOSのみ
– 電子移動度 > 正孔移動度 n-MOS
– LSIでは純抵抗はパターンの占有面積大.
– E-MOSを負荷とするE/E構成.
イオン注入によるチャネルドープ– しきい制御が精密に可能 D-MOSを部分形成.
– D-MOSを負荷とするE/D構成.
同一基板上にn/p混載 CMOS
2004.12.09 OKM
E/E,E/D インバータゲート
D-MOS
V OUT
E-MOS
GND
V DD
拡散層 (ソース、ドレイン、 配線を兼ねる)
ゲート電極
V IN
G
D
E-MOS (n)
E-MOS (n)
G
S
D-MOS (n)
E-MOS (n)
2004.12.09 OKM
active load (E-MOS)
G
D
E-MOS (n)
E-MOS (n)
0
10
20
30
40
50
0 1 2 3 4 5
model_MOS_E.qda
I DS [ µ
A]
VDS
[V]
VGS
= +2 V
VGS
= +3 VVGS
= +4 VVGS
= +5 V
VGS
= +1 V
0 V 2 V
2 V
S DG
V(IDS)
2004.12.09 OKM
active load (E-MOS)
G
D
E-MOS (n)
E-MOS (n)
Vout
0
5
10
15
20
25
30
0 1 2 3 4 5
+2 V
+3 V+4 V+5 V
VGS
< +1 V
I DS [ µ
A]
VDS
[V]
VGS
= +2.5 V
0 V
= VDD - V(IDS)
2004.12.09 OKM
active load (D-MOS)
0 V 2 V
G
S
D-MOS (n)
E-MOS (n)
0 VG V(IDS)
DS
0
10
20
30
40
50
0 1 2 3 4 5
model_MOS_D.qda
VGS
= -2 V
VGS
= -1 V
VGS
= +0 V
VGS
= +1 V
VGS
= -3 V
I DS [ µ
A]
VDS
[V]
2004.12.09 OKM
active load (D-MOS)
Vout
0
5
10
15
20
25
30
0 1 2 3 4 5
+2 V
+3 V+4 V+5 V
VGS
< +1 V
I DS [ µ
A]
VDS
[V]
VGS
= +2.5 V
0 V
= VDD - V(IDS)
G
S
D-MOS (n)
E-MOS (n)
2004.12.09 OKM
負荷による伝達特性の比較
D-MOS負荷の場合が最も急峻な特性.
5 V
4 V
0 V0 V 5 V
0
5
10
15
20
25
30
0 1 2 3 4 5
+2 V
+3 V+4 V+5 V
VGS
< +1 V
I DS [ µ
A]
VDS
[V]
VGS
= +2.5 V
0 V
入力電圧
出力電圧
E-MOS
D-MOS
R
2004.12.09 OKM
負荷による過渡応答の違い
D-MOS負荷の場合が過渡応答も急峻.
0
5
10
15
20
25
30
0 1 2 3 4 5
+2 V
+3 V+4 V+5 V
VGS
< +1 V
I DS [ µ
A]
VDS
[V]
VGS
= +2.5 V
0 V
過渡応答波形
VIN
VOUT
D-MOS
E-MOS
R
60ns 80ns 100ns 120ns50ns
TimeV(2)
-0.5V
6.0VV(1)
-0.5V
6.0V
SEL>>
2004.12.09 OKM
E/D インバータの遅延
pull-up と pull-down で応答速度が違う.
VDD
VIN
1
2
ME1
MD1
VOUT
2
3
ME2
MD2
4
60ns 80ns 100ns 120n50ns
TimeV(4)
-0.5V
5.5VV(2)
-0.5V
5.5VV(1)
-0.5V
5.5V
SEL>>
VIN
V2
V4pull down
pull down
pull up
pull up
2004.12.09 OKM
一世代前のLSI E/D構成
MOSのしきい値制御が困難な時代.– E-MOSのみ
– 電子移動度 > 正孔移動度 n-MOS
– LSIでは純抵抗はパターンの占有面積大.
– E-MOSを負荷とするE/E構成.
イオン注入によるチャネルドープ– しきい制御が精密に可能 D-MOSを部分形成.
– D-MOSを負荷とするE/D構成.
同一基板上にn/p混載 CMOS
2004.12.09 OKM
消費電力
抵抗負荷あるいはn-MOS負荷の場合
+ 5 V
2004.12.09 OKM
状態維持に電力が必要
2段目を “0 (low)” に保つときに電力を消費
+ 5 V
0 V
R L定常電流
5/ R L
+ 5 V
+ 5 V
R L電流ゼロ
2004.12.09 OKM
C-MOS(相補型MOS)
Complementary MOS
C-MOSインバータゲートV DD = +5 V
出力
V SS = 0 V
入力
S
G
G
D
S
E-MOS(p)
E-MOS(n)
2004.12.09 OKM
nMOS, pMOSの伝達特性
VGS
IDSS
VTH(n)
nMOS
0
pMOS
VTH(p)
2004.12.09 OKM
CMOSインバータの消費電力(定常)
電源から接地に至る経路は,いずれの状態
においてもp-MOSまたはn-MOSで遮断.
+ 5 V
0 V
pMOS
nMOS
+ 5 V0 V
+ 5 V
5 V
pMOS
nMOS
V DD = +5 V
出力
V SS = 0 V
入力
S
G
G
D
S
E-MOS(p)
E-MOS(n)
0 V > -1 V -5 V < -1 V
+5 V > 1 V 0 V < 1 V
2004.12.09 OKM
P-SPICE モデルパラメータ
.model EPMOS PMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0 Vmax=0 Xj=0
+ Tox=100n Uo=300 Phi=.6 Rs=70.6m Kp=10.15u W=2u L=2u Vto=-1
+ Rd=60.66m Rds=4e10 Cbd=2.141n Pb=.8 Mj=.5 Fc=.5 Cgso=877.2p
+ Cgdo=369.3p Rg=.811 Is=52.23E-18 N=2 Tt=140n)
* 2u*2u E(Vt=-1V)PMOS
* 94-8-31 TOcreation
.model ENMOS NMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0 Vmax=0 Xj=0
+ Tox=100n Uo=600 Phi=.6 Rs=1.624m Kp=20.53u W=2u L=2u Vto=1
+ Rd=1.031m Rds=4e10 Cbd=3.229n Pb=.8 Mj=.5 Fc=.5 Cgso=9.027n
+ Cgdo=1.679n Rg=13.89 Is=194E-18 N=1 Tt=288n)
* 2u*2u E(Vt=1V)NMOS
* 94-8-31 TOcreation
2004.12.09 OKM
出力静特性
0V 2V 4V
200uA
100uA
0A
VDS
IDS
nMOS
pMOS
VGS = 5 V
4 V
3 V
2 V
−4 V
VGS = −5 VVTH = +1 V
VTH = -1 V
2004.12.09 OKM
負荷としての pMOS
0V 2V 4V
200uA
100uA
0A
Vout = VDS(n) = VDD − VDS(p)
VGS(n) = Vin = 5 V
VGS(p) = Vin − VDD = 0 − 5 = −5V
V DD = +5 V
出力
V SS = 0 V
入力
S
G
G
D
S
E-MOS(p)
E-MOS(n)
2004.12.09 OKM
CMOS基本インバータゲートの伝達特性と消費電力
0V 5Vid(M1)
20uA
0ASEL>>
v(N)
5.0V
0VVDD/2
① ② ③ ④ ⑤