1発行年月 : 2006年11月 SDB00123AJB
DATA SHEET
NN12069A品 種 名
パッケージコード MLGA107-L2-0909
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
NN12069A
2SDB00123AJB
目 次
概要 ……......………………………………………………………………………………………………………. 3
特長 …………………………………….....……………………………………………………………………….. 3
用途 ……….…..………........……………………………………………………………………………………… 3
外形 …….......………………………………………………………………………………………………………. 3
構造 …………………………………...……………………………………………………………………………. 3
ブロック図 ………….………...……………………………………………………………………………………. 4
端子配置図 ………........……...……………………………………………………………………………………. 5
端子説明 …….……..........…………………………………………………………………………………………. 6
絶対最大定格 …........…...........…………………………………………………………………………………… 9
動作電源電圧範囲 ……….……….……..………………………………………………………………………… 9
許容電圧範囲 …………...…………….…………………………………………………………………………… 10
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
NN12069A
3SDB00123AJB
NN12069Aデジタルカメラ用アナログフロントエンド処理IC
概要NN12069A is a front-end processing IC which has the built-in CDS, GCA, ADC, TG and V-Driver for digital cameras.Concepts of IC’s are "Easy to use" and "High efficient" compared to the current generation.
[CDS + GCA + 12-bit AD][TG + V-Driver]This product has the built-in TG and V-Driver circuit that generate the vertical and horizontal CCD-driving pulses for MN39720,
MN39728, MN39830 and MN39600. Both master and slave operation are capable by the internal SSG circuit and the external VD/HD input, respectively.The system starts up with either 2fck clock input and fck clock input.
<fck> MN39720: 31.5 MHz MN39728: 36.0 MHz MN39830: 36.0 MHz MN39600: 36.0 MHz<2fck> MN39720: 63.0 MHz MN39728: 72.0 MHz MN39830: 72.0 MHz MN39600: 72.0 MHz
特長
[CDS + GCA + 12-bit AD] (1) Input Range : 1.2 V(2) Variable Gain Range : –2 dB to 34 dB (Linear Characteristic at dB scale)
Accuracy : less than 0.5 dB(3) Pixel settling : 99.9% (by 1 sampling)(4) PSRR : 40 dB
[TG] (1) Motion mode function(2) Electronic zooming function(3) Strobe function(4) Electronic shutter function(5) Internal SSG function(6) Power save mode
[V-Driver] (1) 13ch V-driver and 1ch SUB-driver .
用途Digital still cameras / Mobile cameras
Applicable image sensorsType-1/2. 51 interlace scan CCD with 5.36 million pixels: MN39720
Type-1/2. 51 interlace scan CCD with 5.36 million pixels: MN39728 Type-1/2. 51 interlace scan CCD with 6.36 million pixels: MN39830 Type-1/2. 51 interlace scan CCD with 7.29 million pixels: MN39600
外形107-pin Fine Pitch Land Grid Array Package (LGA Type)
構造CMOS IC
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
NN12069A
4SDB00123AJB
ブロック図
ADC
SERIAL
I/O
HDVDDRVSS
S/H
DRVDD
clamp
VrefL
TEST1
clamp
S/HTEST3
SSGSW
DVSS2
OV5AOV5B
OV3AOV5L OV3B
DVDD3
DVDD3
H1
VRT
OV6OV5R
OV2OV4
DCDET 2
CCDOUT
VRB
DCDET 1
CCD Timing Generator
XI
FCKSW
ADCLK
CPOB
DS2DS1
CPOB2
TEST2
CCD Vertical Driver
AN20112
DVSS3
DVSS3
OSUB
VL
EXADCLK
EXDS2
EXDS1
VHVHVM
D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11
RESET
DATA
DCLK
XO ClockGenerator
DVDD1
DVSS1
CS
CLKO
DVSS2
DVSS2
DVDD2
DVDD2
DVDD2
DVDD2
H2
H3
H4
STO
SUBSW
SHUT
OV3LOV1SOV3ROV1
VL
VM VHH
CH
1 to
CH
5
V1
to V
6, V
1S,
V3L
, V3R
, V
5L, V
5R
SUB
, SU
BC
NT
CLR
AFE + TGAN12069
PBLK
DVSS2
93
59
60
61
32
31
30
27
33
28
34
26
25
5
65
66
64
2
3
23
24
9 10 11 12 13 14 15 16 17 18 19 20 21 22 70 1 6362694
47
57
67
6
48
68
58
55
56
49
51
52
53
36
38
40
41
35
39
37
42
VrefH
DCCont
90 74 73 91 72 89 88 87 86 84 83 82 81 80 79 78 77 7685
71
92
GCAMP
+ –
VSS
VSS
VDD
VDD
CCDSW1
50
DVSS4
DVDD4
HL
R
44
45
43
46
VMSUB
75
CCDSW2
54
DCDET 3 29
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
NN12069A
5SDB00123AJB
端子配置図 (Top View)
TOP VIEW
TOP VIEW
1
2
3
4
5
6
8
9
10
11
12
13
A B C D E F H J K L M NG
7
Reinforced land 4 71 9 13 15 75 77
1 3 6 N.C. 14 16 76 78
70 2 5 N.C. 12 73 74 18
67 68 66 20 21 79
64 65 63 22 23
62 N.C. 81 24 25
57 56 55 27 28
54 53 52 29 30 85
50 49 31 32 86
48 N.C. 45 93 39 91 90 33
47 N.C. N.C. 43 40 37 35 34
N.C. 46 44 41 38 36 89
Reinforced land
Reinforced land
Reinforced land
19N.C.
61
51
N.C.
80
84
88
N.C.
42
N.C.
92
72
11
10
60 59 58 82 26 83
69 17
87N.C.
Reinforced land DVDD2 VL D0 D4 DRVDD VMSUB OV5B
HD XO DVSS2 N.C. D5 DRVSS OSUB OV5A
VD XI CLR N.C. D3 VHH VM D7
DVDD2 DVSS2 DCLK D9 D10 OV3B
DATA CS SSGSW D11 DVDD1
FCKSW N.C. OV5L DVSS1 VRT
DVDD2 SHUT STO VDD VSS
CCDSW2 TEST3 TEST2 DCDET3 CCDOUT OV1S
CCDSW1 SUBSW DCDET2 DCDET1 OV1
DVSS2 N.C. R RESET DVDD3 VH VM VDD
DVDD2 N.C. N.C. DVDD4 H3 DVSS3 DVDD3 VSS
N.C. DVSS4 HL H4 H2 H1 OV2
Reinforced land
Reinforced land
Reinforced land
A B C D E F H J K L M N
1
2
3
4
5
6
8
9
10
11
12
13
D8N.C.
EXADCLK
TEST1
N.C.
OV3A
OV3R
OV4
N.C.
DVSS3
N.C.
VL
VH
D2
D1
G
EXDS2 EXDS1 DVSS27 OV5R VRB OV3L
CLKO D6
OV6N.C.
N.C.Thermal / dummy land No land Land without wire connection
NN12069AXXXXXJAPAN
N.C.Thermal / dummy land No land Land without wire connection Reinforced land
注) 1. The direction recognition mark corresponds to the direction of A1 land.2. Solder all reinforced lands to secure mounting reliability.3. Solder all dummy lands for heat radiation to secure heat radiation.
(No need to solder the exposed Die-pad in the center of the package.)
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
NN12069A
6SDB00123AJB
端子説明
L12
M11
M10
L10
M9
L9
M8
L8
M7
N6
M6
M5
L5
M4
L4
N3
M3
L3
J2
J1
H2
H1
H3
G2
G3
F1
—
—
E2
E3
D1
D2
D3
C2
Pin 説明構造端子名Pin No.
Analog ground for signal processing block—VSS34
GCA output DC level stabilization—DCDET231
CDS signal input—CCDOUT30
DC level stabilization 2—DCDET329
Ground for signal processing block—DVSS124
Power supply for signal processing block—DVDD123
A/D outputOutputD1122
A/D outputOutputD1021
A/D outputOutputD920
A/D outputOutputD819
A/D outputOutputD718
A/D outputOutputD617
Analog power supply for signal processing block—VDD33
DC level stabilization 1—DCDET132
Analog ground for signal processing block—VSS28
Analog power supply for signal processing block—VDD27
VRB—VRB26
VRT—VRT25
Digital driver ground for signal processing block—DRVSS16
Digital driver power supply for signal processing block—DRVDD15
A/D outputOutputD514
A/D outputOutputD413
A/D outputOutputD312
A/D outputOutputD211
A/D outputOutputD110
A/D outputOutputD09
No connection—N.C.8
No connection—N.C.7
Ground for timing generator block—DVSS26
All clear inputInputCLR5
Power supply for timing generator block—DVDD24
Crystal oscillator output (FCK/2FCK) with 3 times multiplier and external feedback resistorOutputXO3
Crystal oscillator input (FCK or 2FCK)InputXI2
Horizontal sync pulse input/outputI/OHD1
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
NN12069A
7SDB00123AJB
端子説明 (つづき)
Power supply for φH1 to 4 driver—K12DVDD335
A4
C4
B5
A5
C5
A6
C6
A7
B7
C7
A8
B8
C8
A9
B9
C9
A10
B10
C10
B11
C12
E13
E11
F13
F12
G11
H13
H12
H11
J13
J12
K13
Pin 説明構造端子名Pin No.
Clock input for serial data communicationsInputDCLK66
Data latch input for serial data communicationsInputCS65
Data input for serial data communicationsInputDATA64
Pre-charge S/H pulse outputI/OEXDS159
Ground for timing generator block—DVSS258
Power supply for timing generator block—DVDD257
Mechanical shutter control pulseOutputSHUT56
Strobe trigger outputOutputSTO55
CCD setting input 2InputCCDSW254
Test input 3 (Normally set low)InputTEST353
Test input 2 (Normally set low)InputTEST252
Power supply for timing generator block—DVDD267
SSG setting inputInputSSGSW63
Master clock setting inputInputFCKSW62
A/D clock output (or Field index output)OutputEXADCLK61
Data S/H pulse outputI/OEXDS260
Test input 1 (Normally set low)InputTEST151
CCD setting input 1InputCCDSW150
SUB bias voltage control pulse outputOutputSUBSW49
Ground for timing generator block—DVSS248
Power supply for timing generator block—DVDD247
Ground for φHL driver and φR driver—DVSS446
φR pulse outputOutputR45
φHL pulse outputOutputHL44
Power supply for φHL driver and φR driver—DVDD443
Ground for φH1 to 4 driver—DVSS342
φH4 pulse outputOutputH441
φH3 pulse outputOutputH340
Power supply for φH1 to 4 driver—DVDD339
φH2 pulse outputOutputH238
Ground for φH1 to 4 driver—DVSS337
φH1 pulse outputOutputH136
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
NN12069A
8SDB00123AJB
端子説明 (つづき)
Ground for timing generator block—B4DVSS268
FCK clock outputOutputC3CLKO69
Vertical sync pulse input/outputI/OB3VD70
F11
G13
J11
K11
L13
N11
L11
N10
N9
N8
N7
L7
L6
N5
N4
L2
L1
K2
K1
K3
J3
G1
E1
Pin 説明構造端子名Pin No.
(V-Driver) Reset pulse inputInputRESET93
(V-Driver) Low-level power supply—VL92
(V-Driver) High-level power supply for vertical driver—VH91
(V-Driver) Middle-level power supply for vertical driver—VM90
(V-Driver) φV2 transfer pulse outputOutputOV289
(V-Driver) φV4 transfer pulse outputOutputOV488
(V-Driver) φV6 transfer pulse outputOutputOV687
(V-Driver) φV1 transfer pulse outputOutputOV186
(V-Driver) φV1S transfer pulse outputOutputOV1S85
(V-Driver) φV3R transfer pulse outputOutputOV3R84
(V-Driver) φV3L transfer pulse outputOutputOV3L83
(V-Driver) φV5R transfer pulse outputOutputOV5R82
(V-Driver) φV5L transfer pulse outputOutputOV5L81
(V-Driver) φV3A transfer pulse outputOutputOV3A80
(V-Driver) φV3B transfer pulse outputOutputOV3B79
(V-Driver) φV5A transfer pulse outputOutputOV5A78
(V-Driver) φV5B transfer pulse outputOutputOV5B77
(V-Driver) φSUB transfer pulse outputOutputOSUB76
(V-Driver) Middle-level power supply for φSUB driver—VMSUB75
(V-Driver) Middle-level power supply for vertical driver—VM74
(V-Driver) High-level power supply for φSUB driver—VHH73
(V-Driver) High-level power supply for vertical driver—VH72
(V-Driver) Low-level power supply—VL71
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
NN12069A
9SDB00123AJB
絶対最大定格
動作電源電圧範囲
注) *1: The values under the condition not exceeding the above absolute maximum ratings and the power dissipation.*2: The above power dissipation shows the package individual power dissipation at Ta = 75°C, in free-air.*3: Ta = 25°C except storage temperature and operating ambient temperature.
*1V2.7 to 3.6DVDD4電源電圧 3
*2
*1
*1
*1
*1
*1
*1
注
—
V
V
V
V
V
V
単位
(VL+2.0) to 5.0VMSUB電源電圧 7
–7.0 to –4.0VL電源電圧 6
11.3 to 15.5VH電源電圧 5
—VM電源電圧 8
11.3 to 15.5VHH 電源電圧 4
2.7 to 3.6DVDD3電源電圧 2
2.7 to 3.6
VDDDRVDDDVDD1DVDD2
電源電圧 1
範囲記号項目
注) *1: The values under the condition not exceeding the above absolute maximum ratings and the power dissipation.*2: VM should be used at the same potential as the ground pins.
*1V4.6DVDD4電源電圧 33
*3°C–50 to +125Tstg保存温度11
*3°C–20 to +75Topr動作周囲温度10
*2mW268PD許容損失9
mA—ICC電源電流8
*1V(VL+2.0) to 5.5VMSUB電源電圧 77
注単位定格記号項目A
No.
*1V4.6DVDD3電源電圧 22
*1V–9.0VL電源電圧 66
*1V25VH – VL電源電圧 55
*1V25VHH – VL電源電圧 44
*1V4.6
VDDDRVDDDVDD1DVDD2
電源電圧 11
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
NN12069A
10SDB00123AJB
注) *1: (VDD + 0.3) V ≤ 4.6 V and (VDC + 0.3)V ≤ 4.6 V
許容電圧範囲注) The ranges on the list are the voltages of respective pins in relation to GND.
The GND represents the voltage of VSS, DRVSS, DVSS1, DVSS2, DVSS3, DVSS4 and VM. And DRVSS = VSS = DVSS1 = DVSS2 = DVSS3 = DVSS4 = VM.The VDD represents the voltage of VDD, DRVDD, DVDD1 and DVDD2. And VDD = DRVDD = DVDD1 = DVDD2.The VDD3 represents the voltage of DVDD3.The VDD4 represents the voltage of DVDD4.Do not apply external currents or voltages to any pin not specifically mentioned.
*1V– 0.3 to (VDD + 0.3)D819
*1V– 0.3 to (VDD + 0.3)D920
*1V– 0.3 to (VDD + 0.3)D1021
*1V– 0.3 to (VDD + 0.3)D1122
V0 to 4.6DVDD123
V—DVSS124
*1V– 0.3 to (VDD + 0.3)VRT25
*1V– 0.3 to (VDD + 0.3)VRB26
V0 to 4.6VDD27
V—VSS28
*1V– 0.3 to (VDD + 0.3)DCDET329
*1V– 0.3 to (VDD + 0.3)D312
*1V– 0.3 to (VDD + 0.3)D413
*1V– 0.3 to (VDD + 0.3)D514
V0 to 4.6DRVDD15
V—DRVSS16
*1V– 0.3 to (VDD + 0.3)D617
*1V– 0.3 to (VDD + 0.3)D718
*1V– 0.3 to (VDD + 0.3)D211
*1V– 0.3 to (VDD + 0.3)D110
*1V– 0.3 to (VDD + 0.3)D09
V—N.C.8
V—N.C.7
V—DVSS26
*1V– 0.3 to (VDD + 0.3)XI2
– 0.3 to (VDD + 0.3)HD
注単位範囲端子名Pin No.
*1V– 0.3 to (VDD + 0.3)CLR5
V0 to 4.6DVDD24
*1V– 0.3 to (VDD + 0.3)XO3
*1V1
V—DVSS248
*1V– 0.3 to (VDD + 0.3)SUBSW49
*1V– 0.3 to (VDC + 0.3)CCDSW150
*1V– 0.3 to (VDC + 0.3)TEST151
*1V– 0.3 to (VDC + 0.3)TEST252
*1V– 0.3 to (VDC + 0.3)TEST353
*1V– 0.3 to (VDC + 0.3)CCDSW254
*1V– 0.3 to (VDC + 0.3)STO55
*1V– 0.3 to (VDD + 0.3)SHUT56
V0 to 4.6DVDD257
V—DVSS258
*1V– 0.3 to (VDD + 0.3)H441
V—DVSS342
V0 to 4.6DVDD443
*1V– 0.3 to (VDC + 0.3)HL44
*1V– 0.3 to (VDC + 0.3)R45
V—DVSS446
V0 to 4.6DVDD247
*1V– 0.3 to (VDD + 0.3)H340
V0 to 4.6DVDD339
*1V– 0.3 to (VDD + 0.3)H238
V—DVSS337
*1V– 0.3 to (VDD + 0.3)H136
V0 to 4.6DVDD335
*1V– 0.3 to (VDD + 0.3)DCDET231
– 0.3 to (VDD + 0.3)CCDOUT
注単位範囲端子名Pin No.
V—VSS34
V0 to 4.6VDD33
*1V– 0.3 to (VDD + 0.3)DCDET132
*1V30
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
NN12069A
11SDB00123AJB
*1V– 0.3 to (VDD + 0.3)VD70
V–9.0 to 0VL71
V0 to 16.0VH72
V0 to 16.0VHH73
V—VM74
V(VL+2.0) to 5.5VMSUB75
*1V– 0.3 to (VDD + 0.3)CLKO69
V—DVSS268
V0 to 4.6DVDD267
*1V– 0.3 to (VDD + 0.3)DCLK66
*1V– 0.3 to (VDD + 0.3)CS65
*1V– 0.3 to (VDD + 0.3)DATA64
*1V– 0.3 to (VDD + 0.3)EXDS260
– 0.3 to (VDD + 0.3)EXDS1
注単位範囲端子名Pin No.
*1V– 0.3 to (VDD + 0.3)SSGSW63
*1V– 0.3 to (VDD + 0.3)FCKSW62
*1V– 0.3 to (VDD + 0.3)EXADCLK61
*1V59
注) *1: (VDD + 0.3) V ≤ 4.6 V and (VDC + 0.3)V ≤ 4.6 V *2: Do not apply the voltages or the currents to the pins from external.
*2V—OSUB76
*2V—OV5B77
*2V—OV5A78
*2V—OV3B79
*2V—OV3A80
*2V—OV5L81
*2V—OV5R82
*2V—OV3L83
*2V—OV3R84
*2V—OV1S85
*2V—OV186
*2V—OV687
*1V– 0.3 to (VDD + 0.3)RESET93
*2V—OV289
—OV4
注単位範囲端子名Pin No.
V–9.0 to 0VL92
V0 to 16.0VH91
V—VM90
*2V88
許容電圧範囲 (つづき)注) The ranges on the list are the voltages of respective pins in relation to GND.
The GND represents the voltage of VSS, DRVSS, DVSS1, DVSS2, DVSS3, DVSS4 and VM. And DRVSS = VSS = DVSS1 = DVSS2 = DVSS3 = DVSS4 = VM.The VDD represents the voltage of VDD, DRVDD, DVDD1 and DVDD2. And VDD = DRVDD = DVDD1 = DVDD2.The VDD3 represents the voltage of DVDD3.The VDD4 represents the voltage of DVDD4.Do not apply external currents or voltages to any pin not specifically mentioned.
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。
本書に記載の技術情報および半導体のご使用にあたってのお願いと注意事項
(1)� 本書に記載の製品および技術情報を輸出または非居住者に提供する場合は、当該国における法令、特に安全保障輸出
管理に関する法令を遵守してください。
(2)� 本書に記載の技術情報は、製品の代表特性および応用回路例などを示したものであり、弊社または他社の知的財産権
もしくはその他の権利に基づくライセンスは許諾されていません。したがって、上記技術情報のご使用に起因して第三
者所有の権利にかかわる問題が発生した場合、弊社はその責任を負うものではありません。
(3) 本書に記載の製品は、標準用途 - 一般電子機器(事務機器、通信機器、計測機器、家電製品など)に使用されること
を意図しております。
特別な品質、信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途
- 特定用途(航空・宇宙用、交通機器、燃焼機器、生命維持装置、安全装置など)にご使用をお考えのお客様および弊
社が意図した標準用途以外にご使用をお考えのお客様は、事前に弊社営業窓口までご相談願います。
(4) 本書に記載の製品および製品仕様は、改良などのために予告なく変更する場合がありますのでご了承ください。した
がって、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格書または仕様書をお求め願い、ご確認
ください。
(5) 設計に際しては、絶対最大定格、動作保証条件(動作電源電圧、動作環境等)の範囲内でご使用いただきますようお願
いいたします。特に絶対最大定格に対しては、電源投入および遮断時、各種モード切替時などの過渡状態においても、
超えることのないように十分なご検討をお願いいたします。保証値を超えてご使用された場合、その後に発生した機器
の故障、欠陥については弊社として責任を負いません。
また、保証値内のご使用であっても、半導体製品について通常予測される故障発生率、故障モードをご考慮の上、弊
社製品の動作が原因でご使用機器が人身事故、火災事故、社会的な損害などを生じさせない冗長設計、延焼対策設計、
誤動作防止設計などの システム上の対策を講じていただきますようお願いいたします。
(6) 製品取扱い時、実装時およびお客様の工程内における外的要因(ESD、EOS、熱的ストレス、機械的ストレス)による
故障や特性変動を防止するために、使用上の注意事項の記載内容を守ってご使用ください。
また、防湿包装を必要とする製品は、保存期間、開封後の放置時間など、個々の仕様書取り交わしの折に取り決めた
条件を守ってご使用ください。
(7) 本書の一部または全部を弊社の文書による承諾なしに、転載または複製することを堅くお断りいたします。
090506
保守廃止
保守予定品種、保守品種、廃品種を
一括して保守廃止と表記しています。