final n° 7 flip flops.docx

7/30/2019 final n 7 flip flops.docx

1/13

Universidad Nacional

MAYOR DE SAN MARCOS(UNIVERSIDAD NACIONAL,DECANA DEAMRICA)

FACULTAD DE INGIENERIA ELECTRICA Y

ELECTRONICA

E.A.P. ING. DE TELECOMUNCIACIONES

FLIP - FLOPS

PROFESORA : Ing. Rossina Gonzales

CURSO : Lab. Circuitos digitales

ALUMNOS : Sarmiento Melgarejo, Carlos

Bermdez Otori, Fiorela

2012


2/13

LABORATORIO N 7: FLIP FLOPS

I. OBJETIVOS

Comprobar el funcionamiento de los circuitos LATCH R-S.

Verificar el funcionamiento de los flip flops J-K y D

II. INSTRUMENTOS Y MATERIALES

CI TTL:

01 74LS00 (NAND de 2 entradas) 01 74LS74 (FLIP - FLOP D )

01 74LS76 (FLIP FLOP J-K)

04 diodos emisores de luz (LEDs)

04 resitencias de 330 ohms W

01 Fuente de 5 V CC

01 multimetro (VOM)

01 protoboard.

Cablecillos

Conectores

Alicates


3/13

III. PROCEDIMIENTO

1. Flip Flop R-S: implemente el siguiente circuito utilizando el CI 74LS00.

2. Cambiando las entradas S yR llene la tabla de verdad.

S R Q Q

1 0 1 0

0 0 1 0

0 1 0 1

0 0 0 1

1 1 1 1

1

2

3

U1:A

74LS00

4

5

6

U1:B

74LS00

10

9

8

U1:C

74LS00

13

12

11

U1:D

74LS00

Q

Q'

S

R


4/13

3. Explique qu sucede cuando S=1 y R=1, con las salidas Q y Q y se cumple en

este caso la definicin de flip flop.

En este caso las dos salidas quedan activas por lo que se encienden los dos LEDs,

esto no cumple con el teorema de flip flops.

4. Implemente el siguiente circuito a partir del anterior.

1

2

3

U1:A

74LS00

4

5

6

U1:B

74LS00

10

9

8

U1:C

74LS00

13

12

11

U1:D

74LS00

Q

Q'

S

R

Clk


5/13

5. Coloque el Clk=1 y compruebe la tabla anterior.

S R Q Q

1 0 1 0

0 0 1 0

0 1 0 1

0 0 0 1

1 1 1 1


6/13

6. Qu pasa si se pone el Clk en 0?

Se mantiene igual.

7. Inicialice las entradas con S=0 y R=1, luego generese un pulso completo en la

entrada Clk. Q(t) es el estado de la salida Q antes del pulso de Clk. Q(t+1) es el

estado de Q despus del pulso de Clk. Repita el procedimiento cada vez que

quierea ingresar un valor determinado llene la tabla de verdad.

S R Q(t) Q(t+1)

1 0 1 0

0 0 1 1

0 1 0 0

0 0 0 1


7/13


8/13

8. Qu sucede con las salidas q y q cuando Clk esta en el nivel bajo?que pasa con

las salidas Q y Q cuando a Clk se le da un pulso de entrada (pasa de 0 a 1 y a 0)?

Cul es la funcin principal de la entrada Clk?

9. Flip-Flop J-K: implemente el siguiente circuito el CI 74LS76.

10. Coloque Preset y Clear en 1 para desactivarlos. El Clock (Cp) se activa con un

flanco de bajada, esto quiere decir que cuando el Cp pasa de 1 a 0, se producir

la funcin lgica correspondiente. Llene la tabla de verdad para los valores de las

entradas J y K indicados en la tabla.

J K Q(t) Q(t+1)

1 0 1 1

0 0 0 0

0 1 1 0

0 0 0 0

1 1 1 1

J4

Q15

CLK1

K16

Q14

S

2

R

3

U1:A

74LS76

Preset

J

Clk

K

Clear

D1LED-BLUE

R1

330

R2

330

D2LED-GREEN


9/13


10/13

11. Coloque la entrada Preset en 0 y Clear en 1(preset activo) y observe Q. para los

diferentes estados en las entradas sincrnicas y el Cp. Qu sucede con Q?

J K Q(t) Q(t+1)

1 0 1 1

0 0 1 1

0 1 1 1

0 0 1 1

1 1 1 1

12. Coloque la entrada Preset en 1 y Clear en 0 (Clear activo) y observe Q. para los


J K Q(t) Q(t+1)

1 0 0 0

0 0 0 0

0 1 0 0

0 0 0 0

1 1 0 0

13. Coloque la entrada Preset en 0 y Clear en 0 y observe Q. para los diferentesestados en las entradas sincrnicas y el Cp. Qu observa?

J K Q(t) Q(t+1) Q

1 0 1 1 1

0 0 1 1 1

0 1 1 1 1

0 0 1 1 1

1 1 1 1 1


11/13

14.Flip-Flop D: implementeel siguiente circuito utilizando el CI 74LS74.

15.Coloque Preset y Clear en 1 para desactivarlos. El Clock (Cp) se activa con un

flanco de subida, esto quiere decir que cuando el Cp pasa de 0 a 1, se producir

la funcin lgica correspondiente. Llene la tabla de verdad para los valores de la

entrada D indicados en la tabla.

D Q(t) Q(t+1)0 1 0

0 1 01 1 1

1 1 1

D2

Q5

CLK3

Q6

S

4

R

1

U1:A

74LS74

R1

330

Preset

R2

330

D2LED-GREEN

D

Clear

Clk

D1LED-GREEN


12/13

16.Coloque la entrada Preset en 0 y Clear en 1(preset activo) y observe Q. para los


D Q(t) Q(t+1)

0 1 1

0 1 1

1 1 1

1 1 1


13/13

17.Coloque la entrada Preset en 1 y Clear en 0 (Clear activo) y observe Q. para los


D Q(t) Q(t+1)

0 0 00 0 0

1 0 0

1 0 0

18. Coloque la entrada Preset en 0 y Clear en 0 y observe Q. para los diferentes

estados en las entradas sincrnicas y el Cp. Qu observa?

D Q(t) Q(t+1) Q

0 1 1 10 1 1 1

1 1 1 1

1 1 1 1

IV. CUESTIONARIO

1. Presente y comente los datos resultantes obtenidos en base a los circuitos

experimentales.

2. Observaciones y conclusiones.

V. BIBLIOGRAFA.

Diseo Digital, Escrito por M. Morris Mano,M. Morris Mano Roberto Escalona GarcaGonzalo Duchn Snchez

Sistemas Digitales y Tecnologia de Computadores,Escrito por Javier GarcaZuba,Ignacio Angulo Martnez,Jos Mara Angulo Usategui

final n° 7 flip flops.docx

Documents