Upload File

fpga local 20130322

12
UDP Access to FPGA Board 三好 健文 株式会社イーツリーズ・ジャパン 1

Upload: takefumi-miyoshi

Post on 30-Jun-2015

299 views

Category:

Documents


7 download

Report

TRANSCRIPT

Page 1: Fpga local 20130322

UDP Access to FPGA Board

三好 健文株式会社イーツリーズ・ジャパン

1

Page 2: Fpga local 20130322

FPGAの利用シーン独自の回路を実現できるハードウェア

特定の処理を低消費電力で高性能処理

デバイスに近い処理を簡単に実現

自由なI/Oポートの定義

ASIC開発のプロトタイプとして

特定用途向け少数生産の製品として

2

http://www.micron.com/about/news-and-events/events/xfest-2012

http://japan.xilinx.com/products/boards-and-kits/EK-K7-KC705-G.htm

http://www.micron.com/about/news-and-events/events/xfest-2012
http://www.micron.com/about/news-and-events/events/xfest-2012
http://japan.xilinx.com/products/boards-and-kits/EK-K7-KC705-G.htm
http://japan.xilinx.com/products/boards-and-kits/EK-K7-KC705-G.htm
Page 3: Fpga local 20130322

FPGAの利用シーン独自の回路を実現できるハードウェア

特定の処理を低消費電力で高性能処理

デバイスに近い処理を簡単に実現

自由なI/Oポートの定義

ASIC開発のプロトタイプとして

特定用途向け少数生産の製品として

3

あるいは，オリジナルの演算コンポーネントとして

http://www.micron.com/about/news-and-events/events/xfest-2012

http://japan.xilinx.com/products/boards-and-kits/EK-K7-KC705-G.htm

http://www.micron.com/about/news-and-events/events/xfest-2012
http://www.micron.com/about/news-and-events/events/xfest-2012
http://japan.xilinx.com/products/boards-and-kits/EK-K7-KC705-G.htm
http://japan.xilinx.com/products/boards-and-kits/EK-K7-KC705-G.htm
Page 4: Fpga local 20130322

freeocean

4

最大スループット: 1Gbps

最大同時処理コネクション数: 50万

秒間同時接続数: 約2万HTTPリクエスト

最大消費電力: 約160W

ハードウェアWebキャッシュサーバ

http://e-trees.jp/index.php/製品/freeocean/

ちょっと宣伝

Since 2006

http://e-trees.jp/index.php/
http://e-trees.jp/index.php/
Page 5: Fpga local 20130322

IPネットワークは便利!!

5

UART USB PCIe IP

速度 ～数Mbps～480Mbps @2.0

～5Gbps @3.0～8GB/s@Gen2, x8

～Gbps @ GbE

～10Gbps @ XGbE

プログラミング termios libusb専用デバドラ

mmap専用デバドラ socket

接続の容易さ 簡単 簡単 ちょっと面倒 世界の裏側まで

接続数 対向 ～255 ～数十台？？ たくさん

組込みやすさ 簡単 難 そこそこ ♪

※ 個人の主観を含みます

Page 6: Fpga local 20130322

適用事例

6

Host computer

FPGA board

GbE

UDP Recv.

UDP Trans.

Handshake-joinCore

FPGA

ストリーム処理コアのネットワーク化

オゲさん@電通大による実装

Page 7: Fpga local 20130322

e7UDP/IP IPコア

7

e7UDP/IP �

e7GMII!�")& e7EthernetIP !�")&

e7UDP !�")&

UdpPort0�)�

Xilinx SelectIO ARP�)�&�

������

������

e7UDP !�")&

UdpPort1�)� ������

������

Ethernet GigaPHY

LSI

RJ45 *

Trans

#)� �%�)�$(

���������

������

���)��

���)��

'� %����

��)���

#)� '� � �(�

�� '� � �(�

�� '� � �(�

���)��

PHY�(�)��)�� UPL�(�)��)��

���)��

���)��

���)��

���)��

ハードウェアフレンドリなI/F

Page 8: Fpga local 20130322

e7UDP/IP with JavaRock

8

.java%

Java����%������

.vhdl%

Java����%�������

��/������JavaRock%��� ��

JVM%

~~ ~~

Page 9: Fpga local 20130322

HDLに実装したUDP/IPの性能

9

e7 UDP/IP IP¸®�FPGA�ÉÂÆÝà´?c¬<s�,V!!

E(959.1Mbps�®ÐÙ¶à»×Þ}ÅàÁru¬,V�ÐÜƸÚ�W¬FPGA��/YÊàÇ°±®���,V�ª���á1000BASE-T�ruw3¬E(~PY�ª�����¢�ã�

e7 UDP/IP IP� ��������MAC��IP��UDP��FPGA��������������������

UDPÅàÁ{� ÆàÁÚ̶ÂÆ�G{(Octet)

1Gbps��©� E(̶ÂÆA�

,RruÅàÁÛàÆ (Mbps)

64 130 961538 486.4

256 322 388198 792.9

1024 1090 114678 940.6

1472 1538 81274 959.1

FPGA��Ðܿ¹áÀÎÆ°±®|\��i��!!

e7UDP/IP IP¸®�ܼ´�£�ÐÜƸÚ�W¬,V�¢���áÀÎÆ°±®¦ÀÎÆ°±®¬���ª�¤�Ðܿ¹�8i�©¢�­ã6��á��¥�ÊàÇ°±®kj<�á|\ÃàÚ�ÉÂÆÝà´�ÅàÁ¬>��ªN"�|\���¢�ã�

.9FPGAám�ÒàÇ�

e7 UDP/IP¸®�áSpartan 6áVirtex 5áVirtex 6���ª��¬_oQ��ã ¢�áSP605áML506áML605���¬Ll���¢�ã ¿ÂÆ®ÂÐ<��6��ÒàǬk+�ª���b�� �¬�_o����¢�ã ��¡��FPGAáFPGAm�ÒàÇ �.9¥�e��ã n����^p����ã

Xilinx ISE¬���|\���

スループット

Pentium4 2.8GHz512MBCentOS

PC(1)

Core i7-3930K 3.2GHz16GBWindows7 Pro.

PC(2)

レイテンシ(μ秒)

16Byte 256Byte 1024Byte

FPGA 61 77 120

PC(1) Java 228 200 222

PC(1) C 149 149 196

PC(2) Java 200 200 202

表 3 リソース使用量の比較結果レジスタ数 LUT 数 占有スライス数 BRAM36E1

Native 1620 2212 779 12

JavaRock 1472 2084 785 12

user-modulee7UDPIP-Core

MAC

TX

FPGA

PC

RX

BRAM

BRAM

GbE

図 7 イーサネットを介して PC と FPGA を接続するシステムの例

JavaRockで合成した場合のハードウェアリソース量が下回ったが，読み書きをカウンタするレジスタの使い方などの違いによるもので本質的な違いはないと考えられる．また合成の結果得られた最高動作周波数はどちらも 211.751MHzであった．

4. 3 ケース 2: イーサネットで接続する場合次に，協調設計の対象となる FPGAと CPUが UDP/IP通

信を介してデータを共有するシステムを設計することを考える．イーサネットインタフェイスは FPGAでも一般的になりつつあり，多くの評価ボードでもイーサネットポートが搭載されている．イーサネットを使うことで，接続する CPUや FPGAの個数や物理的な配置を比較的自由に取り扱うことができるため，柔軟な HW/SW協調システムの構築が可能となる．本稿ではケーススタディとして表 1 に示した諸元の PC と

ML605をイーサネットを介して図 7のように接続する例を考える．プロトコルには UDP/IP を用いる．本稿では，イーサネットおよび UDP/IPのプロトコル処理にイーツリーズ・ジャパン社の e7UDP/IP IPコア [13]を用いる．e7UDP/IP IPコアは，FPGA上のロジックのみでプロトコル処理を実現しているソフトマクロであり，ユーザモジュールからハンドシェイクプロトコルでアクセスして GbE上で UDPパケットの送受信ができる．この IPコアは，ペイロード 1472バイトの UDPパケットを 959.1Mbpsで送信できる性能を有する．本稿では，PC(CPU)と FPGAが UDP/IPで接続された協

調システムの設計をする場合のプリミティブ処理の性能評価として，UDPパケット受信し返送するエコーバックモジュールを，単純なステートマシンとして RTLで設計した場合 (Native)とJavaプログラムから JavaRockから合成した場合 (JavaRock)

とで比較する．図 8 に UDP パケットをエコーバックを行うJava プログラムを示す．図 6 に示した PCIe 経由でメモリを読み書きするケーススタディと違い，図 8のプログラムでは受信パケットデータを送信パケットキューにコピーしている．このメモリアクセスは，JavaRockがコンパイル時に e7UDP/IP

IPコアのメモリアクセスに透過的に変換される．まず，スループットを比較した結果を表 4に示す．これは，図

7に示したシステムで「PCが FPGA上のモジュールに UDP

パケットを送信して返送パケットを受信する処理」を 10万回繰り返すのにかかった時間から求めたスループットである．データのペイロードとして，16Byte，256Byte，1024Byteの 3パタンで評価を行った結果を示している．ここで，JavaRock(trad.)

に示した結果は，節 3. 2 で述べた拡張 JRHI を用いずにプロ

! "public class UDPEcho{

private final UDP_TX udp_tx = new UDP_TX();

private final UDP_RX udp_rx = new UDP_RX();

public void run(){

while(true){

while(udp_rx.valid == false) ;

udp_rx.read_flag = true;

for(int i = 0; i < udp_rx.data_length; i++){

int d;

d = udp_rx.data[i];

udp_tx.data[i] = d;

}

udp_tx.dest_ip = udp_rx.src_ip;

udp_tx.dest_port = udp_rx.src_port;

udp_tx.src_ip = udp_rx.dest_ip;

udp_tx.src_port = udp_rx.dest_port;

udp_tx.data_length = udp_rx.data_length;

udp_rx.read_flag = false;

while(udp_tx.busy == true) ;

udp_tx.start = true;

udp_tx.start = false;

}

}

}

# $図 8 UDP/IP をエコーバックする Java プログラム

表 4 スループットの評価結果 (MBps)

16Byte 256Byte 1024Byte

Native 0.262 3.31 8.47

JavaRock 0.262 3.20 8.32

JavaRock(trad.) 0.259 3.03 6.82

PCGbE

PC(1)

or

PC(2)

図 9 PC との対向で UDP/IP のエコーバックを行う評価システム

グラムを記述し合成した場合の処理性能である．すなわち，図8 に示した Java プログラムのメモリコピーの部分を，従来のJRHIを用いて明示的にメモリアクセスのための信号操作を記述した Javaプログラムを合成した場合のスループットである．この結果より，JavaRock で合成したモジュールのスループットは，Nativeに比べて遜色ないと言える．また，JavaRockとJavaRock(trad.)の結果を比較すると，1024Byte単位のパケット処理を行った場合に 1.2 倍高速化できていることがわかる．また，この差は単位処理内でメモリにアクセスする回数の増加に伴って大きくなることがわかる．これは，透過的にハードウェアアクセスとするよう拡張した JRHIが有効であることを示している．さらに，UDP/IP によるエコーバックのスループットを評

価するために，表 5 に示す，図 9 のような PC 上で動作するUDP/IPのエコーバックソフトウェアに対してパケットを連続で送る場合のスループットを評価した結果と比較する．エコーバックソフトウェアは Javaと Cで記述し，PC(1)では Java版と C版を，PC(2)で Java版を実行した．比較に用いた PC(1)

と PC(2)の諸元をそれぞれ表 6と表 7に示す． 表 4と表 5の結果を比較すると，FPGAとのスループットが PCのとスループットに比べ約 2，3倍高速に動作していることが分かる．すなわち，UDPで接続した FPGAに処理をオフロードすることで，CPUにオフロードする場合よりも高速に処理させること

— 5 —

Page 10: Fpga local 20130322

用途に応じて，いろいろ

10

exStick

10/100Mbps

10Gbps1Gbps

制御機器シリアルの置換

演算コンポーネントストリーム処理

高解像度動画もっとストリーム処理

@29,800円

@500,000円

@< 1,000,000円

*1

*1

*1) FPGAボードおよび開発ツール費用は含まない

性能をはかる方法を悩み中...

Page 11: Fpga local 20130322

IPでスケーラブルなFPGA計算しよう!!

11

SSD

Rocket I/O

Page 12: Fpga local 20130322

UDP Access to FPGA Board

12

TCPもそろそろ!!(社長が実装中)


Fpga 03-cpld-and-fpga

Access Control Barcode Setup - Gym Assistant · Access_Control_Barcode_Setup.doc Page 4 of 19 Rev. 20130322 I. Materials A. Access Control System (Minimum Requirements) 1. - Barcode

Introducing the Spartan 3E FPGA and VHDLcdn.sparkfun.com/datasheets/Dev/FPGA/IntroToSpartanFPGABook.pdf · Introducing the Spartan 3E FPGA and VHDL i Introducing the Spartan 3E FPGA

LabVIEWTM FPGA Course Manual Sample · Lesson 4 FPGA I/O LabVIEW FPGA Course Manual 4-2 ni.com A. Introduction Inputs and outputs on FPGA targets allow you to connect the FPGA target

FPGA Module How-To - documentation.help · LabVIEW FPGA Module installed. Communicating with FPGA VIs (FPGA Interface) This book provides functions and procedures that enable host

FPGA Overview Die Photos: Virtex FPGA vs. Pentium IV

ECE 448 Lecture 5 FPGA Devices & FPGA Design Flow...FPGA Devices & FPGA Design Flow ECE 448 Lecture 5 . 2 ... ECE 448 – FPGA and ASIC Design with VHDL 6 Xilinx " Primary products:

Cygnus: GPU meets FPGA for HPC - RIKEN R-CCS · 2020. 2. 27. · FPGA-GPU DMA (FPGA ← GPU) FPGA-GPU DMA (FPGA → GPU) direction via CPU FPGA-GPU DMA GPU→FPGA 17 1.44 FPGA→GPU

Building Multi-Processor FPGA Systems - eLinux.org · Building Multi-Processor FPGA Systems ... SoC/FPGA Hardware Architecture Overview ARM-to-FPGA ... Nios II SBT for Eclipse key

Upgrading to SystemVerilog for FPGA Designs - FPGA Camp Bangalore, 2010

How FPGAs Have Evolved to Address Compute Acceleration and ... · FPGA Evolution: From FPGA to SoC to ACAP >> 5 First FPGA Introduced First Virtex FPGA Virtex-2 Pro First 3D FPGA

FPGA - Spirospiroprojects.com/fpga-project-titles.pdf · 6 itvl46 fpga based automatic lighting system ... 12 itvl52 fpga based automation detection and notification of potholes and

PDF-XilinxPDF-FPGA Design Flow-11 Basic Fpga Arch 8

Altera FPGA FIFO master Programming Guide - FTDI Altera FPGA … · GuideAN_377 Altera FPGA FIFO master Programming ... Document Title: AN_377 Altera FPGA FIFO master Programming

Become FPGA Ready With Microchip's Hello FPGA Kit · Hello FPGA supports additional expansion boards for more prototyping capabilities. Hello FPGA can be used to develop applications

FPGA Acceleration by Dynamically-Loaded Hardware Librariesorbit.dtu.dk/ws/files/126373186/tr16_03_Nannarelli_A.pdf · FPGA Acceleration by Dynamically-Loaded ... FPGA Acceleration

ESS | FPGA for Dummies | 2015-12-08 | Maurizio Donna FPGA for Dummies Basic FPGA architecture

PolarFire® FPGA and PolarFire SoC FPGA Programming User …

DS0128 Datasheet IGLOO2 FPGA and SmartFusion2 SoC FPGA

FPGA and CPLD Solutions - Subscribe | EE Catalogeproductalert.com/digitaledition/fpga/2010/FPGA and CPLD Solutions... · FPGA and CPLD Solutions ... (FMC VITA57) specification that

FPGA based system design Programmable logic. FPGA Introduction FPGA Architecture Advantages & History of FPGA FPGA-Based System Design Goals

High-Performance Custom Computing System with Stratix10 …icl.utk.edu/jlesc9/files/STA2.2/jlesc9_sano.pdf · 2019-04-18 · FPGA #1 FPGA #2 FPGA‐gateway server #1 FPGA Cluster

FPGA Express HDL Reference Manual - PLDWorld.com · FPGA Express HDL Referencxe Manual iii 1 FPGA Express with Verilog HDL ... vi FPGA Express HDL Reference Manual Understanding the

FPGA Devices & FPGA Design Flow ECE 545 Lecture 8

From FPGA design to FPGA programming · 2008-11-07 · • Move from FPGA design to FPGA programming – using FPGAs “the software way” • Exploit inherent concurrency of FPGA

VERSATILE FPGA PLATFORM Easy-access to FPGA technology

Open-Source tools for FPGA development · Open-Source tools for FPGA development ... U-Boot development, consulting, ... BLUE Global interconnect GREEN Local interconnect

Face recognition using Local Binary Patterns Histograms ... · Face recognition using Local Binary Patterns Histograms (LBPH) on an FPGA-based System on Chip (SoC) Nikolaos Stekas

1 FPGA Boards and FPGA-based Supercomputers. 2 ECE 448 FPGA and ASIC Design with VHDL Resources PCI

Development of Virtual FPGA lab and FPGA-based web browser

FPGA Prototyping: HDL migration and FPGA Debug · PDF fileFPGA Prototyping: HDL migration and FPGA Debug ... is fast becoming the preferred methodology for ASIC verification. ... FPGA

Building Multi-Processor FPGA Systems · FPGA Fabric “Soft Logic” SoC/FPGA Hardware Architecture Overview ARM-to-FPGA Bridges Data Width configurable FPGA 42K Logic Macros Using

FPGA Security FPGA bitstream FPGA Authentication FPGA ... · PDF fileFPGA Security, FPGA Configuration, FPGA Bitstream, FPGA Authentication Business Considerations for Systems with

FPGA Pinout - how to define pins for FPGA

UNIT DESCRIPTIONd20uo2axdbh83k.cloudfront.net/20130322/0c34936f8e... · • DNA is stored in a cell’s nucleus and can be extracted using a few simple steps ; ... • CTE.7.1.1 Apply