hamzah afandi, ery prasetyo, m. paindavoine center for microelectronics & image processing

Seminar Mobile Multimedia The Convergence Program Pascasarjana Universitas Gunadarma 1

Disain ADC Pipeline 8-bit 80MSPS Untuk Kamera Kecepatan Tinggi

Dengan Teknologi Proses CMOS AMS 0,35um

Disain ADC Pipeline 8-bit 80MSPS Untuk Kamera Kecepatan Tinggi

Dengan Teknologi Proses CMOS AMS 0,35um

Hamzah Afandi, Ery Prasetyo, M. Paindavoine

Center for Microelectronics & Image Processing Gunadarma University, Jakarta


Latar Belakang

Kebutuhan akan permintaan pasar terhadap piranti digital sangat tinggi, untuk menggantikan piranti analog saat ini, pada teknologi multimedia misal piranti kamera, networking, player, gps dll.Selama tahun 1960 sampai 1970 disain IC didominasi oleh perusahaan semikonduktor Transistor Bipolar , sejak tahun 1980 mulai dikenalkan system VLSI oleh Carver Mead dan Lynn Conway, dengan memadukan tenaga rekayasa dan perusahaan semikonduktor dalam disain prototype CHIP VLSI dan teknologi CMOS menjadi pilihan teknologi untuk aplikasi-aplikasi terpadu (Digital). Teknologi CMOS dapat juga digunakan untuk disain analog dan rangkaian RF sehingga banyak CHIP yang dikembangkan dengan sistem komplek. Dengan bantuan tools CAD ( computer aided design) pengembangan Teknologi device terpadu (VLSI) semakin pesat dengan ukuran semakin kecil, Sehingga banyak dikembangkan SOC (system on chip) untuk peralatan multimedia, misal SOC pada kamera digital, Handphone, Player, networking dll

CMOS Image Sensors

Methodologies-CAD Real-Time Applications

Electronics Systems


Latar Belakang (Aplikasi Kamera)

Penerapan teknologi proses CMOS pada disain kamera kecepatan Tinggi 10.000 frame/s. Kamera kecepatan tinggi digunakan untuk aplikasi research, multimedia, industri, kedokteran, sport dll.


Latar Belakang (Aplikasi Kamera)

Aplikasi pada industri automotive


Latar Belakang

Mengapa pilihan pada CMOS ?► Konsumsi daya yang rendah.► Aplikasi tegangan yang lebar 1.2 V s/d 18 V.► Formulasi yang mudah dalam disain.► Stabil dalam kinerja.► Dapat diterapkan pada rangkaian digital, analog dan RF.


Latar Belakang (Teknologi Proses CMOS)


Latar Belakang (Perkembangan Disain)


Latar Belakang (CMOS Vs CCD)

Perbandingan teknologi CMOS dan CCD pada kamera digital.


Latar Belakang (Aplikasi ADC)

Dengan kemajuan teknologi perangkat lunak (CAD) dapat dilakukan disain prototype chip, kami melakukan disain adc jenis pipeline yang akan diaplikasikan pada kamera kecepatan tinggi, menggunakan tools mentor graphis dengan teknologi proses CMOS AMS 0,35um.

Fungsi ADC (analog digital converter) sebagai perantara (interface) sinyal analog dan sinyal digital, pada kamera digital fungsi adc mengubah pixel analog dari photodioda menjadi pixel digital.


Latar Belakang (Blok Kamera Digital)

Blok skema sensor image CMOS

64 AD converters

ADC Pipeline

8-bit 80 MSPS


Latar Belakang (Blok Sensor PD)

Contact (0.4µm x 0.4µm)

Substrat P

Diffusion N+

Métal 1

Diffusion P+

2.4 µm

Cathode AnodeGNDh

ZCE

Struktur Photodioda


Manfaat dan Kontribusi

ADC pipeline dengan kecepatan konversi 80Msps dapat mendukung kamera kecepatan tinggi 10.000 frames/s, dapat juga di aplikasi pada peralatan pengolahan video misal pada multimedia DVD,VCD,CD dan flash player, pada kedokteran EEG, EKG, USG, Scanner dan lain-lainnya.

ADC pipeline dengan teknologi proses CMOS 0,35µm AMS dengan tools mentor graphic dapat sebagai pemicu peneliti dalam mengeksplorasi chip IC atau device di indonesia, hal ini dapat dilihat dari hasil penelitian atau jurnal pada device elektronika di Indonesia masih kurang bila dibandingkan dengan Negara China, India, Jepang.


Arsitektur ADC

SAR ADC

Flash ADC

DELTA SIGMA ADC

Pipeline ADC


Arsitektur ADC


Rancangan ADC Pipeline 8-bit 80 Msps

1 matrik APS 64 x 64 pixel hampir 4K pixel dengan tiap pixel < 25nS atau sama dengan 100 µS per image atau sama dengan 10.000 frame/S, jika digunakan resolusi 8-bit maka besar laju frame sama dengan 40 Mfps sehingga dibutuhkan kecepatan konversi ADC 80 Msps, jenis ADC yang mempunyai spesifikasi

akurasi dan kecepatan tinggi adalah jenis pipeline



1-bit Per stage Vout(i) = 2 x Vin(i) – Di.Vrefp , Jika Vin > Vref+ Di = 1

Vout(i ) = 2 x Vin(i) - Ďi.Vrefn , Jika Vin < Vref- Di = 0

1,2V 1,2V

0,8V

0

1,6V

1

2V

1,5V

1

1,8V

1

2,4V

Switch kapasitor



Disain OP-AMP

Syarat Op-amp

|AoL| ≥ 2N+2 jika N= 8

≥ 1024 V/V

≥ 60 dB

AcL = AoL / (1 + AoL.ß)

= 2 V/V

ƒu ≥ 0,22 (N+1) fclk

≥ 158,4 MHz



Hasil Simulasi Op-AMP

Gain AoL Gain Band with Phase Margin Power

58dB 1,6 GHz 56o 8,635mW



Disain Komparator

V+ > V- Vo = VDD = logic 1

V+ < V- Vo = VGnd = logic 0

Voffset = Vos = 0V

• Preamplification

• Decision

• Output Buffer



Hasil simulasi

Gain AoL Gain Band with Phase Margin Vos Power

50dB 1,6 GHz 95o 10mV 6,824mW



Disain Clock Non Overlapping



Disain 1-bit per stage



Hasil simulasi

Keterangan Gb.1 Gb2 Gb3 Gb4 Gb5 Gb6

Vin 0,1V 1,1V 0,8V 1,5V 1,65V 2V

Vref+ 1,2V 1,2V 1,2V 1,2V 1,2V 1,2V

Vref- 0 0 0 0 0 0

Di 0 0 0 1 1 1

Vres (Out) 0,2V 1,0V 1,6V 1,8V 2,1V 3,3V



Lay Out 1-bit per Stage

Estiminasi ukuran 174 x 94um

C2

C1

COMPARATOROP-AMP

SWITCHø1 ø2


Penutup

Simulasi ADC yang dilakukan masih pada 1-bit per stage, dengan total disipasi daya 18,642mW, dengan sampling clock 80 MHz.

Tahapan selanjutnya simulasi 3-bit dan 8-bit dan disain delay pulsa untuk keluaran tiap stage.

Dengan tools yang saat ini tersedia (mentor graphic), disain prototype IC atau chip VLSI semakin terbuka untuk menuju indonesia yang mampu dan merekayasa perangkat keras sendiri.

hamzah afandi, ery prasetyo, m. paindavoine center for microelectronics & image processing

Documents