hpsdmodulator thesis final

8/13/2019 HPSDMOdulator Thesis Final

1/208

Thse

prsente pour obtenir le grade de docteur

de lEcole Nationale Suprieure des Tlcommunications

Spcialit : Electronique et Communications

Hasham Ahmed KHUSHK

Modulateur passe-hautet application dans la rception

multistandards

Soutenance le 27 novembre 2009 devant le jury compos de

Philippe Benabes Rapporteurs

Dominique Dallet

Patrick Garda Examinateurs

Dominique Morche

Patrick Loumeau Directeurs de thse

Van Tam Nguyen


2/208


3/208

3

To my parents, my brothers and sisters.


4/208

4


5/208

5

Acknowledgements

This PhD has been performed in the auspices of group SIAM (Systmes Intgrs Analogiques

et Mixtes) of Department COMELEC (Communications & lectronique) of Telecom-ParisTech. The three years of graduate studies here have brought about a remarkablepositive change in my attitude towards problem solving. I have learned the essence ofresearch and development and at the same time I have developed a firm belief in the farreaching capabilities of mankind. This has been possible by working and interacting witha group of very intelligent, resourceful and kind personalities. Surely without them, mystay in Telecom-ParisTech would not be as fruitful.

First and foremost, I would like to express my most sincere gratitude to my immediateadvisor, Doctor Van Tam Nguyen, who accepted me as his first doctoral candidate, showedconfidence in me and gave me numerous advice in academics, research and career. He isa person of great scientific acumen and admirable human values. He was by my side

throughout the three years and taught me how to find paths in the dark alleys of research.I extend my utmost thankfulness to my PhD director, Professor Patrick Loumeau for hisguidance and encouragement. His experience and expertise in the subject are matchless.Having a highly diverse knowledge base, his suggestions were of immense importance. Hewas of great help in getting out of many complex circumstances. I take great pride inhaving worked with these two gentlemen, who are the specialists in the domain of dataconverters. I have learned a lot from them.

I am indebted to Hussein Fakhoury for his keen interest in my research and for thelengthy and productive discussions on the subject. His profound knowledge and extensiveexperience in the area of Analog IC Design coupled with his helping nature proved to be atreasure for me. Without his designed op-amps it would not have been possible to validate

my modulator designs.I am extremely grateful to the members of my jury who gave their consent to analyze

and consequently validate my work. I feel honored that my work got approved by suchwell renowned specialists.

The moments spent with many peers is perhaps one of the best memories that I will takewith me of my graduate studies. I have very much enjoyed being in the company of friendslike Sumanto, Chadi, Farhan, Shivam, Mai, Denis, David, Francisco, Davi, Eric, Gutem-berg, Alban, Pietro, Shahkar, Masood, Naveed, Khalil, Leonid, Fahad, Christophe, Nilda,Victoria, Krisztina, Elena, Catherine, Christine, Alexandra, Fatima, Wissam, Manel,Asma, Sami and the list goes on and on. I cherish the memories of my prolonged discus-sions with Chadi on scientific and philosophical topics, dinner plans with Babu(Sumanto),

Farhan and Shivam, happy hour outings on fridays with Mai, Francisco and Davi.I am most fortunate to have my family: my parents, my brothers and sisters. Their

constant encouragement has pushed me to be the best that I can be. I must mention myfathers telephonic lectures, which kept me motivated during these three years. I expressmy heartfelt appreciation of my brothers Zubair and Suhayb, who left no stone unturnedright from my childhood to educate me. I am certain that this work has been a productof my familys love and support throughout my life.


6/208

6


7/208

7

Abstract

In high-pass (HP) modulator the signal band is located at Fs/2, as opposed to dc for

the traditional low-pass (LP) modulator. Thus the noise shaping completely coversthe low frequency noises such as 1/f noise and offset, and they have no effect on theperformance of the HP modulator, which is not the case in a LP modulator. This inherentimmunity against low frequency noises makes HP modulator the preferred choice fornoise-sensitive applications like Discrete-time Fs/2 receivers, bio-medical instrumentation,time-interleaved architectures etc.

In this thesis, research has been carried out at various abstraction levels to optimize theHP modulator operation. A top-down approach is adopted to achieve this objective.Beginning with the RF receiver architecture, the newly created Fs/2 receiver is selectedfor its enhanced compatibility with HP modulator as compared to other state of theart receiver architectures namely zero-IF and low-IF receivers.

After the receiver topology, the next level of design i-e modulator architecture isaddressed. For this, a detailed study on state-of-the-art LP modulator topologies iscarried out, including various second-order topologies, higher-order single loop structuresand MASH structures. We illustrate the latest generation of MASH structures which arefree from digital cancellation filters and thus do not require digital calibration techniquesto counter the mismatch between analog and digital components: Multi-stage closed loop(MSCL) and its enhanced version Generalized multi stage closed loop (GMSCL). Thesystem-level modeling of various circuit level parameters of traditional second-order struc-ture called Boser structure is illustrated. This study provides us with specifications fortransistor level design.

Since the low-frequency noise problem poses challenges for the use of LP modulatorsin high-resolution applications, the contemporary topologies of LP modulators are con-verted for HP operation. We also propose a new second-order unity-STF architecturewhich is advantageous over other topologies in terms of complexity and performance. Be-havioral modeling of the proposed structures circuit-level parameters is carried out, whichfurnishes us with its specifications. These specifications are compared with other second-order topologies. Since the second-order modulator is unable to provide the requiredperformance, the cascaded or MASH structures for HP operation are explored and a noveltechnique to improve the traditional MASH topologies in terms of input dynamic rangeand highest-achieved SNR is proposed. The proposed single-stage second-order topologyis used as an individual stage of this new cascade structure. But the mismatch and noiseleakage problems still exist in this structure, so GMSCL topology is adopted for HP op-eration and its structure is modified to incorporate the proposed second-order topology.A recently proposed technique is applied on the quantizer to increase the dynamic rangeof the converter and to eliminate the need of Dynamic Element Matching (DEM) by di-minishing DAC non-linearities. Detailed comparison of performance in the face of circuitnon-idealities is performed between HP and LP modulators various toplogies. It providesinteresting information about various shortcomings and advantages of HP structures overLP ones.

The next level of design is the conception of a suitable switched-capacitor high-pass


8/208

8

filter for HP modulator. The absence of a suitable HP filter has been the mainbottle-neck in the realization of HP modulators. Traditional implementations of HP filtersrevolved around switched capacitor integrator to extract HP filter function. These wereinadequate as they resulted in increased power consumption, surface area and reducedbandwidth. But a new scheme has been recently introduced, which resolves these issuesand brings the performance of HP filter close to an integrator. We study and analyse threedifferent types of switched-capacitor implementations of HP filter and compare them onthe basis of consumption, noise immunity and speed and finally select the best one whichhas a performance comparable to that of switched-capacitor integrator.

The final abstraction level is the transistor level design of the proposed GMSCL HParchitecture, which is performed in 65nm CMOS process. Much attention is given to thedesign of operational transconductance amplifier since it is the major building block ofhigh pass filters and is the most power consuming element. The target applications areUMTS with 3.84MHz conversion band at 80dB dynamic range and WiMAX with 25MHzbandwidth at 52dB dynamic range.


9/208

9

Rsum tendu

Introduction

La prolifration des standards sans fil et la diminution de la taille des terminaux radioen mme temps pousse vers la matrialisation du concept nouvellement cr de SoftwareDefined Radio (SDR). Ce systme de communication est prvu pour raliser des terminauxradio multibande, multimode en dfinissant des fonctionnalits de la radio dans les logiciels[1]. De cette faon, le terminal radio est adapt aux diffrents protocoles et personnalispour divers services par seulement une reprogrammation de la fonctionnalit de la radio.

Cependant, ceci rend difficile la conception de rcepteurs RF. Dans un SDR idal, lasolution pour augmenter la fois lintgration et la reconfiguration du rcepteur est fournipar le transfert de linterface de conversion analogique-numrique juste aprs lantenne.Lavantage intrinsque de ce plan est que le traitement du signal numrique supprimeles non idalits associes au traitement du signal analogique: bruit dispositif, les non-linarits, dsappariements des composants, etc. Lvolution des technologies CMOS versdes transistors de plus petites tailles est galement favorable une augmentation du niveaude traitement du signal numrique dans la mise en uvre du rcepteur [2].

Aujourdhui, le traitement numrique peut fonctionner une frquence trs leve etpeut ainsi traiter des signaux haute frquence. La limite entre le front-end RF et bandede base numrique est dplac plus haute frquence, mais pas encore la frquence RF.Un des points limitant majeur est la conception du convertisseur analogique-numrique(CAN) qui peut convertir le signal aux hautes frquences. Avec les technologies CMOSactuelles, il nest pratiquement pas possible de concevoir un CAN qui convertit le signaldirectement en RF.

Cependant, le traitement doit tre effectu autant que possible dans le numriqueen raison de la faiblesse des cots, de la possibilit de reconfiguration et de stabilit.

Pour avancer dans cette direction, un rcepteur fond sur le sous-chantillonnage a tpropos. Le signal RF est sous-chantillonn ds que possible. La descente en frquenceest ralis par le sous-chantillonneur avec le traitement des signaux en temps discret. Uncas particulier de rcepteur RF qui utilise un sous-chantillonnage temps discret est Fs/2IF rcepteur [3, 4]. Cette architecture rduit la frquence du signal de RF un IF deFs/2 (moiti de la frquence dchantillonnage), rendant ainsi le modulateur passe-haut (PH) le choix naturel pour les CAN. Ce CAN est dune complexit trs rduite parrapport au modulateur passe-bande (PB).

Outre lavantage de convertir directement en IF, le modulateur PH a le potentiel


10/208

10

dliminer efficacement les DC-offsets et les bruits basse frquence, comme le bruit descintillement [5, 6, 7], qui sont une source de proccupation dans les modulateurs passe-bas traditionnels. Cette caractristique est particulirement intressante pour lesconvertisseurs entrelacement temporel o loffset du canal est suffisamment enlevpar une opration PH [8].

En dpit de ces avantages potentiels, le concept de modulation PH na pas reubeaucoup dattention, principalement en raison de sa mise en uvre difficile et les incerti-tudes quant sa stabilit et ses performances en prsence de non-idalits de circuit. Ladifficult a t la mise en uvre du filtre passe-haut, qui a la mme importance quun int-grateur pour le modulateur passe-bas. La mise en uvre traditionnelle implique uneboucle autour dun intgrateur; cest une solution trs coteuse en raison de laugmentationde la consommation dnergie et de la surface. Toutefois, rcemment, une nouvelle archi-tecture du filtre PH a t propose. Elle permet de se dbarrasser des inconvnients delarchitecture traditionnelle et propulse donc un intrt renouvel pour les modulateursPH.

Compte tenu de ses potentialits, cette thse est axe sur la modulation PH engnral et son application au mode multi-rcepteurs sans fil en particulier. Nos objectifsconsistent tudier son principe, ses performances et la stabilit et le comparer desmodulateurs passe-bas, dune part et de lappliquer pour atteindre multi-modal fonction-nalit du rcepteur sans fil sur lautre.

Pour atteindre ces objectifs, une nouvelle architecture de modulateur PH simpleboucle fonction de transfert de signal (STF) unitaire a t propose. Elle est ensuiteutilise pour construire une architecture PH: Generalized-Multi-Stage-Closed-Loop (GM-SCL). Le modulateur PH propos doit fournir les spcifications du standard EDGE/GSM,

tandis que la structure GMSCL PH est utilise pour les standards UMTS/WLAN.

Architecture du Rcepteur RF

Les front-end RF de diffrentes architectures de rcepteur radio concurrentes, sont dis-cuts dans ce chapitre. La topologie Superhtrodyne de rcepteur RF est la plus popu-laire commercialement en raison de sa performance. Pour rpondre laugmentation descontraintes sur le frontal du rcepteur, y compris lintgrabilit et de reconfiguration, denouvelles topologies de rcepteur sont en cours dintroduction. Le rcepteur Digital IFest expos, qui est un type darchitecture superhtrodyne o le signal est numris au

niveau de IF. Le rcepteur conversion directe prsente lavantage de la simplicit et lenombre de composants rduit. Il se dbarrasse des lments qui ne sont pas intgrables.Mais il a des problmes de dsappariement entre les voies I et Q, du DC-offset et du bruitde scintillement qui corrompent le signal. Le rcepteur Low-IF se dbarrasse des prob-lmes associs au rcepteur conversion directe, mais il introduit son propre problme delimage. Pour cela, les filtres de rejet dimages doivent tre utiliss mais sont coteux enconsommation et en surface. Pour rendre les rcepteurs intgrables, reconfigurable et flex-ible (ralisation du concept de radio logicielle), la technique dchantillonnage passe-bandeest utilise. Elle contribue rduire le nombre de composants analogiques en numrisant


11/208

11

le signal des stades antrieurs dans le frontal du rcepteur. Une application de cettetechnique de rception est larchitecture rcemment introduit : Fs/2 IF rcepteur. Sonschma de principe est illustr dans la Fig. 1.

RF BPF LNA

ADC

generator generatorclockclock

subsampling

ADC

BPF

BPF

IFanalog signal

Basebanddigital sign

Low IFdigital signal

BPAAF

Multiplier

Multiplier

SineGene

Digi

Sampler

Sampler

BPAAF

BPAAFHarmonicSampling

subsamplingRF IF

Harmonic

Harmonic

PRESELECTOR

Input (f0)

sint

cost

/2 /2

Figure 1: Larchitecture du Rcepteur Fs/2IF

Il rsout les problmes des rcepteurs conversion directe et des rcepteurs faible IF,tout en conservant les avantages de chacun deux. Dans cette architecture, la frquencedchantillonnage est choisie de telle sorte que aprs la descente en frquence, le signal utiletombe la moiti de la frquence dchantillonnage. En consquence, limage est le con-

jugu du signal, et donc vite des filtres de rejection de la bande image. En outre, puisquele signal est centr IF = Fs/2, le DC-offset des diffrents composants, bruit de scin-tillement et les produits des non-linarits du second ordre (IP2) ne dgrade pas le signal.Le bruit de scintillement est bien ce qui limite gnralement les implmentations CMOSdes architectures zro-IF, pour des normes bande troite. Pour numriser directement cesignal, un type spcial de CAN avec des modulateurs PH est ncessaire.

Une chane de rception RF de ce type qui traite les deux protocoles sans fil: GSM etWiFi est dfini dans [3]. Larchitecture de rcepteur est illustre la Fig. 2.

Figure 2: Dual-Mode Fs/2Rcepteur dchantillonnage en temps discret [3]

Il se compose dun filtre RF, un Low Noise Transconductance Amplifier (LNTA), deuxtages de traitement du signal temps discret analogiques (DTASPs) et dun CAN. Le


12/208

12

signal dentre RF est dabord filtr, amplifi et converti en un courant. Il est ensuitetransmis la premire tranche DTASP, o il est filtr et remis en quadrature la premirefrquence intermdiaire. Une deuxime tape de translation vers les basses frquencesdcime encore le taux dchantillonnage et filtre le signal IF, avant quil soit enfin numris.

Les Plans de Frquence proposs

Aprs ltude de ltat-de-lart des rcepteurs RF, et compte tenu des performances desCANs disponibles, le plan de frquences illustr la Fig. 3 est propos. Notez que con-trairement au frontal du rcepteur prsent plus tt [3], larchitecture Fs/2est adopte la fois pour les deux protocoles pour ne pas tre sensible au bruit de scintillement et auDC-offset dans le traitement du signal.

(a)

(b)

IIR 1FIR 1

FIR 2 IIR 2 ADC2.4GHz

7 3

IIR 1FIR 1

7 FIR 2 9 IIR 2 ADC900MHz

Fc

2nd DTASP1st DTASP

1st DTASP 2nd DTASP

(SINC2)

(SINC2)

Fs = 228.57MHzsignal @Fs/2

Fs = 28.57MHzsignal @Fs/2

Fc

Fs = 1.8GHzsignal @Fc signal @Fs/2

Fs = 257.14MHz

Fs = 685.71MHzsignal @Fs/2signal @Fc

Fs = 4.8GHz

Figure 3: (a) Plan de Frquence en mode GSM, (b) Plan de Frquence en mode WIFI

Le CAN pour le mode GSM fonctionne la vitesse 28.57MHz, tandis que le CAN pourle mode WiFi est configur pour fonctionner 228.57MHz.

Dans les travaux de recherche effectus dans notre laboratoire, tous les blocs dans lachane de rcepteur multi-mode de fonctionnement ont dj t conus [3], avec un accentparticulier sur la conception dun filtre anti-repliement [9]. Lobjectif de ce travail derecherche est de proposer et de concevoir un CAN partir dun modulateur PH quipeut prendre en charge plusieurs normes sans fil et tre intgr dans la chane de rceptiondj conue.

Modulateur et Sa Modlisation au Niveau Systme

Le principe de base du CAN est quil change la rsolution de sortie avec la vitessede conversion. Dans un tel CAN, le signal analogique est converti en un code de faiblersolution une frquence beaucoup plus leve que le taux de Nyquist, et puis le bruit dequantification en excs est limin par les filtres numriques [10]. Ainsi, plus le rapport desurchantillonnage du CANest lev, plus les contraintes sur les blocs analogiques sont


13/208

13

relches. Fig. 4 montre le schma de base dun modulateur et de son modle linairecorrespondant. Le modulateur Sigma-Delta se compose dun chemin feedforward formpar un filtre de boucle et un quantificateur de B-bits, et un chemin de rtroaction ngativequi les entoure, en utilisant un convertisseur numrique-analogique (CNA) B-bits aussi[11]. Dans le modle linaire comme lillustre dans la Fig. 4, le CNA est suppos tre idalet lerreur de quantification injecte est suppose tre un bruit blanc additif. Bien quecette approximation nest pas valable pour les quantificateurs avec une faible rsolution, ilest nanmoins utilis pour la simplicit des calculs.

(b)(a)

H(z)H(z)

DAC

B

DAC

Qin

E

YXYXQin

Figure 4: Modulateur de Base (a) Schma, (b) Correspondant modle linaire

Le filtre de boucle est tout simplement un intgrateur qui peut tre facilement mis enuvre avec des techniques capacits commutes. Pour un modulateur gnralisdordreL, les fonctions de transfert sont:

ST F(z) =zL (1)

N T F(z) = (1 z1)L (2)Pour parvenir une fonction de transfert dordre L,L blocs de base soitL intgrateurs

sont ncessaires. Fig. 5 montre les rponses en frquence des N T Fs pour diffrentesvaleurs de L. Lorsque lordre du modulateur est suprieur un, la rponse en frquencede la NTF prsente la caractristique des filtres passe-haut. Plus on augmente lordre dumodulateur, plus le bruit sera rejet en basses frquences.

De cette faon, le signal de sortie pour le modle idal linaire peut tre crite comme:

Y(z) =X(z)zL + E(z)(1 z1)L (3)

Le modulateurdu second ordre est populaire car il fournit un bon compromis en-tre performance et complexit. Il peut galement tre utilis comme un bloc de base pourdes modulateurs dordre suprieur. Plusieurs architectures de second ordre sont proposesdans la littrature, notamment Boser-structure [12], Silva-structure [13] et Oberst-structure[14]. Leurs avantages et inconvnients sont examins en dtails. Puisque le modulateurde second ordre ne produit pas une performance suffisante pour de nombreuses applica-tions, dautres modulateurs qui permettent une mise en forme du bruit dordre suprieursont tudis en dtail. Il existe deux grandes familles de modulateur dordre suprieur 1)les modulateurs dordre suprieur en simple boucle, 2) les multi-boucles ou des structures


14/208

14

0 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4 0.45 0.50

2

4

6

8

10

12

14

16

Normalized Frequency

|NTF|

L=1

L=2

L=3

L=4

Figure 5: Rponses en frquence de NTFs pour modulateurs des ordresLdiffrentes

MASH (Multi-stAge noise SHaping). Quatre techniques importantes pour une mise enforme de bruit plus leve en simple boucle existent: le Cascade dIntgrateurs avec Dis-

tributed Feedback (CIFB), le Cascade de Rsonateurs avec Distributed Feedback (CRFB),le Cascade dIntgrateurs avec Distributed Feedforward (CIFF), le Cascade de Rsonateursavec Distributed Feedforward (CRFF). Dans les structures MASH, les topologies les plusperformantes sont Generalized Multi-Stage Closed Loop (GMSCL) [15, 16] et les modula-teurs MASH robustes [17].

Modlisation au Niveau Systme

La modlisation au niveau systme aide dterminer les spcifications des lments consti-

tutifs fondamentaux de modulateur . Elle est la premire tape dans la conception decircuits intgrs analogiques. Aux fins de la modlisation au niveau systme, la structureclassique de Boser [12] est choisie. La modlisation est effectue pour la gigue dhorloge, lebruit thermique du commutateur et le bruit des amplificateurs-operationnels (ampli-op).La modlisation au niveau des ampli-op comprend la saturation, le gain-DC fini, le pro-duit gain-bande passante fini et le slew rate fini. Les non-idalits du comparateur: leDC-offset et lhystrsis sont galement pris en compte. Il se trouve quon a besoin dunampli-op avec1.3V refde dynamique de sortie, 40dB de gain-DC, 5Fsde produit GBWet1.8Fs SR pour atteindre une performance proche de ltat idal.


15/208

15

Modulateur Passe-Haut

Le principe de fonctionnement du modulateurPH est le mme que celui du modulateur

passe-bas: le bruit de quantification est mis en forme hors de la bande du signal parun filtre de boucle. La diffrence rside dans le placement de la bande du signal. Dans lecas de modulateur PH, il se situe Fs/2, oFsest la frquence dchantillonnage, parrapport une bande passante en bande de base pour le modulateurpasse-bas. Ainsi, latransformation dun passe-bas en modulateur passe-haut est une transformation passe-haut passe-bas de la fonction de transfert bruit de quantification. Cette transformation permetau modulateur PH dtre compltement insensible aux bruits de basses frquences.

Structure dUnit-STF propose

Une nouvelle structure dont la STF est unitaire et qui pallie les insuffisances des architec-

tures de modulateur existantes est propose. Cette topologie de conversion passe-haut estillustre la Fig. 6. Il sagit dune structure mixte feedforward-feedback dans laquellele signal attaque le comparateur directement. Le signal utile est annul lentre de deuxfiltres passe-haut. Ainsi le problme des distorsions du signal utile par le deuxime ampli-op, associ larchitecture base de Oberst, a t adress. Les filtres passe-haut sont misen uvre laide de filtres retard, ce qui limine la question de laugmentation de lacharge sur lampli-op mis en uvre dans le premier filtre passe-haut, ce qui nest pas le casdans la structure de base Oberst. Les problmes relatifs la topologie base de Silva ontt rsolus en changeant le chemin auxiliaire feedforward, tel que montr dans la Fig. 6.

OutputDigitalAnalog

Input

DAC

highpass fi lter highpass filter

z1

1+z1z1

1+z1

a4 = 0.5

a3 = 4/5

a5 = 1/5

a1 = 0.5 a2 = 0.5

a4 = 0.5

Figure 6: Structure propose pour lunit-STF modulateurpasse-haut

Ceci dtend les exigences imposes ladditionneur puisquil ny a que deux branches

ajouter compar aux trois branches requises dans la structure base de Silva. Dans ce cas,limplmentation de cet additionneur passivement, implique une attnuation plus faible dusignal ce qui rduit les exigences de conception du quantificateur. La charge sur le premierampli-op a galement t rduite car il ny a pas de condensateur feedforward charger.

Analyse Comparative des Modulateurs PH Boucle Unique

Nous comparons les quatre architectures (Boser, Silva, Oberst, Propose) en prenantcomme critre, les contraintes imposes lampli-op. Les excursions de filtres passe-haut


16/208

16

sont un paramtre important pour la comparaison, car ils sont directement lis la varia-tion de tension de lampli-op mise en uvre dans les filtres passe-haut. Nous voulons garderces excursions un niveau minimal pour simplifier la conception des ampli-op. Dautresnon-idalits comme le gain-DC fini, le GBW fini et SR fini dpendent de larchitecture dumodulateur et du flux du signal dans la topologie.

Les quatre architectures avec les valeurs des coefficients, utilises pour lanalyse decomparaison sont prsentes dans la Fig. 7.

Excursions de Sortie des Filtres Passe-Haut

Les histogrammes montrant les excursions de sortie de deux filtres passe-haut dans lesquatre topologies en comptition sont prsents sur la Fig. 8

Les rsultats prsents sur la Fig. 8 montrent que la structure PH base sur celle deBoser a la plus grande excursion pour le premier filtre, ce qui est normal puisque il traite

la fois le signal utile et le bruit de quantification. Toutes les autres structures ont lesmmes excursions pour le premier filtre passe-haut parce quelles traitent juste le bruit dequantification. Ces excursions sont bien dans la fourchette des V ref V ref, soit le pasde quantification et sont facilement ralisables. La tension de saturation de lamplificateuroprationnel est normalement fixe par le pas de quantification soit la gamme de tensionV ref V ref, mais puisque les excursions de la structure base sur celle de Boserdpasse cette gamme, nous devons concevoir des ampli-op avec des dynamiques de sortieplus leves, ce qui augmentera la consommation lectrique, qui peut devenir importantedans les technologies basse tension.

Lexcursion du deuxime filtre passe-haut est trs infrieur pour la structure base deSilva, puis vient larchitecture propose, et enfin les structures de Boser et Oberst. Mais

tous sont bien lintrieur de lexcursion de la quantification et sont donc faciles raliser.

Leffet des Non-Idalits de lAmpli-Op

La performance du filtre passe-haut est directement lie la performance fournie par sonampli-op. Les non-idalits des amplificateurs oprationnels dont le DC-gain fini et nonlinaire, le fini GBW et le SR fini provoquent un transfert incomplet de la charge dansles capacits commutes (SC) mise en uvre dans le filtre passe-haut qui est une causemajeure de dgradation des performances de modulateurs PH.

DC-Gain Fini la rsolution les quations de transfert de charge pour le filtre PH stan-

dard, en prsence de lampli-op avec un DC-gain fini rvle que la fonction de transfertexacte pour le premier filtre PH est la suivante:

Hpractical(z) = 0.5A0

A0+3.51z1

1 + A00.99A0+3.51z1

(4)

O A0 reprsente le gain-DC de lampli-op. En utilisant lqn. 4 comme la fonctionde transfert pour le premier filtre passe-haut, toutes les architectures discutes plus ttont t simules pour diffrentes valeurs de A0 pour comparer leffet de cette non-idalit


17/208

17

Output

AnalogInput

Digital

DAC

high passfilter

high pass filter

OutputDigital

DAC

high passfilter

high pass filterAnalogInput

OutputDigitalAnalog

Input

DAC

highpass f ilter highpass fil ter

DAC

Output

AnalogInput

Digital

high passfilter

high pass filter

(a) Boser-based HP Structure

0.5 0.5

z

1

1+z1z

11+z1

(c) Oberst-based HP Structure

0.5 0.5

0.25

0.25z1

z1

1+z11

1+z1

z1

1+z1z1

1+z1

0.5

(d) Proposed HP Structure

0.5 1/5

0.5 0.5 4/5

z1

1+z1

0.50.5

4/9

4/9

1/9

z1

1+z1

(b) Silva-based HP Structure

Figure 7: Quatre structures utilises pour lanalyse comparative

sur les diffrentes architectures. Le signal dentre est une sinusode avec une amplitudede 0,4 normalise par rapport ltape de quantification soit -8dBFS et sa frquence vaut0.4993Fs. Le rsultat de la simulation est montr dans la Fig. 9.


18/208

18

1.5 1 0.5 0 0.5 1 1.50

50

100

150

200

First High Pass Filter Output Voltage Normalized wrt Vref

NumberofO

ccurence

1.5 1 0.5 0 0.5 1 1.50

100

200

300

400

Second High Pass Filter Output Voltage Normalized wrt Vref

N

umberofOccurence

Proposed

Silvabased

Oberstbased

Boserbased

Proposed

Silvabased

Oberstbased

Boserbased

Figure 8: Comparaison dexcursion de sortie des filtres passe-haut Vin=-8dBFS

0 10 20 30 40 50 6010

15

20

25

30

35

40

45

50

55

OpAmp DC Gain (dB)

SNDR(

dB)

Vin=8dBFS, OSR=32

Proposed structureOberstbased structure

Silvabased structure

Boserbased structure

Ideal opamp

Figure 9: SNR vs. DC-Gain dAmpli-Op

Cette figure montre que toutes les architectures requirent un ampli-op avec un gain-DC de 45 dB pour acqurir le rapport signal sur bruit de quantification (SQNR) pourlamplitude dentre fixe. On peut constater que larchitecture propose est plus robusteque les autres architectures en prsence dun gain-DC faible.


19/208

19

Le Gain-Bandwidth Product Fini et Le Slew Rate Fini avec les contraintes sup-plmentaires de GBW fini et SR fini, la fonction de transfert du filtre HP devient:

vout(t) =vout(nTs Ts) + Vs sgn(Vs)SRs e(Ts2 |Vs|SRs+1) (5)oVs est donn par:

Vs= (1 + )vout(nTs Ts) + bvin(nTs Ts/2) (6)ovoutest la sortie du filtre,Ts = 1/Fsest la priode dchantillonnage, vinest lentre

du filtre et = (3 +b)/2GBWest la constante de temps de lampli-op utilis dans lefiltre. La valeur de la constante de temps est drive dans lannexe. B. Le GBW fini etle SR fini de lampli-op produisent des harmoniques dans le spectre de la sortie dgradantainsi le SNDR. Nous avons effectu des simulations de diffrentes architectures en faisant

varier les valeurs de SR et nous avons observ le SNDR. Cette procdure est rpte pourdeux valeurs diffrentes de GBW de lampli-op. Les rsultats sont illustrs dans la Fig. 10:

2 4 6 8 1015

20

25

30

35

40

45

50

55

Slew Rate (xFs V/sec)

SNDR(dB)

Vin=8dBFS,OpAmp DCGain=60dB,GBW=5Fs

2 4 6 8 1015

20

25

30

35

40

45

50

55

Slew Rate (xFs V/sec)

Proposed Structure

Oberstbased Structure

Silvabased StructureBoserbased Structure

Ideal OpAmp

Vin=8dBFS,OpAmp DCGain=60dB,GBW=7Fs

Figure 10: La dgradation des SNDR pour diffrentes architectures en fonction de SRdampli-op

Les rsultats montrent quau moins un SR de4Fs(V/sec)est ncessaire pour les struc-tures feedforward pour tablir la performance requise, tandis que pour la structure base

de Boser, un SR de 8.5Fs(V/sec) est ncessaire pour garantir le SNDR optimal pour unGBW de 5Fs. Toutes les architectures feedforward ont des meilleures performances com-pares la structure de Boser.

Les Structures des Modulateurs PH Boucles Multiples

Dans une structure multi-tages ou MASH, chaque tage est ralis par un modulateurdiffrent. Lerreur de quantification dun tage est lentre de ltage suivant. La sortie deltage suivant est donc une approximation de cette erreur de quantification. Les filtres


20/208

20

numriques sont conus de manire annuler les erreurs de quantification de tous les tagessauf le dernier. La Fig. 11 montre une architecture gnrique du modulateur Cascade2-1 PH bas sur la topologie propose du modulateur de seconde ordre.

AnalogInput

high passfilter

filterhigh pass

DAC

DAC

Cancellation Logic

Output

Digital

0.5

1/5

z1

1+z1z1

1+z1 H1(z)

0.5 0.5 4/5

G1

H2(z)z

1

1+z1

Figure 11: Architecture gnrique de la cascade de modulateurHP bas sur la structurepropose

G1 est lestimation du gain de quantification du premier tage. Nous montrons quelamlioration des performances peut tre obtenue par une approximation plus prcise etsystmatique du gain de quantification G1comme lillustr la Fig. 12.

Le problme associ des structures MASH, cest quil faut quil y ait un bon ap-pariement entre les filtres numriques et la NTF analogique. En cas de discordance, leSNDR se dgrade. Du point de vue de la fabrication, les filtres numriques sont assezprcis alors quil ya un degr dimprcision dans la mise en uvre de la partie analogique.Linexactitude des coefficients analogiques est une consquence directe du dsappariementdes rapports des condensateurs dans le circuit. Dautres imperfections analogiques quichangent la NTF et STF des diffrents tages de MASH et par consquent entranent unefuite du bruit de quantification en raison de linadquation des filtres numriques avec descircuits analogiques sont dus aux gain-DC fini, GBW fini et SR fini des amplificateurs.La correction adaptative numrique de ces erreurs analogique est une zone trs tudie.Cette calibration peut tre effectue hors ligne [18], en ligne [19, 20, 21, 22, 23] ou par

injection de signal de test [24]. Toutes ces techniques sont au prix dune augmentation dela complexit des circuits et de la consommation.

Larchitecture Generalized Multi Stage Close Loop

Le problme du dsappariement entre les composants analogiques et les filtres numriquesdans les structures traditionnelles de MASH en raison de nonidalitis a conduit unenouvelle gnration de structures MASH qui sont exemptes de filtres dannulation du bruitde quantification. De cette faon, nous rduisons la complexit des circuits mais augmen-


21/208

21

15 10 5 030

40

50

60

70

80

90

Input Amplitude (dBFS)

SQNR

(dB)

Proposal2:G1=3.0

Proposal1:G1=3.7

Traditional:G1=5.0

Theoretical curve

(b)4.5dBFS

(a)3dBFS

Figure 12: SNR en fonction du signal dentre pour trois cascadePH modles, (une aug-mentation) de la plage dynamique atteint par la proposition 1 de plus de larchitecture clas-sique (b) Augmentation de la plage dynamique ralis par Proposition 2 sur larchitectureclassique

tons la robustesse du circuit en liminant la sensibilit aux imperfections du circuit. Lapremire architecture de cette nature est prsente dans [25]. Cette structure est appelemulti-stage closed loop (MSCL). Chaque tage de cette structure est un modulateur simpledordre un et une raction globale est introduite partir de la sortie, qui est la sommede la production de tous les comparateurs. Une version amliore de cette structure estGeneralized multi-stage closed loop (GMSCL). Il sagit essentiellement dune structure cas-cade 2-2, mise en uvre chaque tape comme une structure feedforward, et une ractionglobale est utilise partir de la sortie comme le montre la Figure. 13.

Il est noter que ladditionneur avant le premier tage de comparaison peut tre ralisepassivement dans le GMSCL PH propos et montr dans la Fig. 13, puisque les deuxcoefficients sont infrieurs lunit.

Larchitecture Generalized Multi Stage Close Loop avec Plage Dynamiquetendue

La structure de GMSCL HP propose souffre des non-linarits du CNA 2.5bit dans laboucle de rtroaction. Pour contrer ce problme, une technique rcemment propose [26] at applique au modulateur. Elle vite lutilisation coteuse des techniques traditionnellescomme Dynamic Element Matching (DEM) et augmente la plage dynamique globale dumodulateur. La technique consiste utiliser un quantificateur linaire (1 bit ou 1.5bits)dans la boucle principale, puis den extraire le bruit de quantification et en lamenant


22/208

22

high passfilter

filterhigh pass

DigitalOutput

DAC1

DAC2

DAC3

AnalogInput

high passfilter

high passfilter

4/5z1

1+z1z1

1+z1

1/5

z1

1+z1z

1

1+z1

3

1/5

4/50.4 0.4

0.4

0.3 0.4

0.3

Figure 13: GMSCL PH structure base sur la structure propose

un quantificateur auxiliaire multi-bits. Les sorties des deux quantificateurs principaux etauxiliaires sont renvoyes la boucle via leur CNAs respectifs. La configuration qui enrsulte est un modulateur de la Fig. 14.

DAC3

DAC2

high passfilter

filterhigh pass

DAC1

Analog

Input

high passfilter

high passfilter

Output

Digital

1/5

4/5z1

1+z1z1

1+z1

1/5

z

1

1+z1z

1

1+z1

3

4/50.4 0.4

0.4

0.3 0.4

0.3

1/65/6

Figure 14: GMSCL PH propos avec DR tendu

Pour montrer lefficacit de larchitecture propose, des simulations comportementalesont t ralises dans MATLAB. Pour comparer les architectures quivalentes, le quantifi-cateur du deuxime tage de la topologie en Fig. 13 a t ralis avec 5-niveaux de sortie et


23/208

23

il utilise quatre comparateurs. Larchitecture propose (Fig. 14) a un comparateur et unquantificateur auxiliaire 4-niveaux dans la deuxime tape et donc quatre comparateurs.La modlisation des non-linarits du CNA de moyenne 0 et de variance 1% a t introduitedans ces deux structures. Le rsultat de la simulation prsente la Fig. 15 montre que lastructure propose fournie une performance 7dB meilleure que larchitecture traditionnelledu point de vue du SNR et 4dB damlioration de la performance du point de vue de laDR.

60 50 40 30 20 10 0 10

10

20

30

40

50

60

70

80

90

100

110

Input Amplitude (dBFS)

SNDR(

dB)

Proposed

Traditional7dB

Figure 15: Comparaison des performances de deux structures GMSCL PH avec 1% non-linarits du CNA

Limplmentation du Filtre Passe-Haut

Le filtre passe-haut est une composante majeure de modulateur PH. La fonction detransfert pour le filtre PH est ralis en appliquant la transformation, z

z, un

intgrateur bas sur un circuit capacits commutes:

Hpassebas(z) = z1

1 z1 (7)

Il en rsulte:

HPH(z) = z11 + z1

(8)


24/208

24

Ce filtre a un zro DCpar opposition un zro Fs/2pour lintgrateur capacitscommutes. Il y a trois filtres PH dans ltat de lart: filtre base dintgrateur, filtre base de chopper et filtre amlior.

Le Filtre Base dIntgrateur

La premire mise en uvre du filtre PH illustre dans la Fig. 16 a t prsent dans [27]pour limplmentation du modulateur passe-bande.

+

+

input+

input

Td

Td

Sd

Sd

T

T

S

ST

T

Sd

Sd

S

S

Td

Td

output

output+

C1A

C1B

C3A

C2A

C2B

C3B

Figure 16: Filtre PH faite par une boucle de rtroaction autour de lintgrateur

Il est conu par lintroduction dune boucle supplmentaire de feed-back autour delintgrateur, de telle sorte que la fonction de transfert pour le filtre HP est ralis. Lesproblmes associs cette mise en uvre comprennent une sensibilit accrue au bruit desampli-op [28], une haute contribution du bruit thermique des interrupteurs, une grandesuperficie et une consommation dnergie leve.

Le Filtre Base de Chopper

La deuxime implmentation montre dans la Fig. 17, est base sur lapproche de lamodulation du signal dentre pour le ramener en bande de base, puis le signal est intgrpar lintgrateur, et ensuite modul pour remonter la frquence IF.

Toutefois, le traitement du signal se produit encore en bande de base au sein delintgrateur. Les avantages obtenus par le dplacement IF sont perdues une fois que lesignal est modul vers la bande de base dans le domaine analogique, rintroduisant la n-cessit dutiliser les techniques dites de chopper stabilization (SHC) et correlated doublesampling (CDS).


25/208

25

+

+

(a)

(b)

T

ChopA

ChopB

S

input+

input

S

STd

Td

Sd

Sd

T

T

ChopB

ChopB

ChopA

ChopA

ChopA

ChopB

ChopA

ChopB

output+

output

C1A

C1B

C2A

C2B

Figure 17: (a) Filtre PH fait en hachant lentre et la sortie du signal dintgrateur, (b)Son chronogramme associ

Le Filtre Amlior

Une meilleure implmentation du filtre PH est propose dans [29] et est reprsente dansla Fig. 18. Cette mise en uvre ne souffre pas des inconvnients des deux prcdentesimplmentations. Lopration de base est telle que la charge est chantillonne sur C1Aau cours de la phase S. Sur la phase T, cette charge est transfre C2A pour les cyclesdhorloge impairs et C2B sur des cycles dhorloge pairs. C1B fonctionne dune maniresimilaire.

Cette mise en uvre est meilleure que le filtre base dintgrateur parce quil nya pas de boucle de rtroaction supplmentaire autour de lintgrateur. Cela a des im-plications diffrentes avantageuses: elle prend beaucoup moins de superficie, il rduit lacharge capacitive sur lampli-op et par consquent la consommation dnergie, il amlioreles performances de bruit du filtre et il amliore la stabilit car elle ne dpend plus delappariement exact des condensateurs. Cette structure rsout galement le problme desbruits de basse frquence associs la structure base de chopper, tout le traitement dusignal est complt au niveau IF de frquence, donc le DC-offset et le bruit 1/f ne bruitentplus le signal utile.


26/208

26

+

+

(a)

(b)

T

ChopA

ChopB

S

Td

Td

Sd

Sd

T

T

S

S

C1A

C1B

C2A

C2B

output

output+

input+

input

Cho

pB

Cho

pA

Cho

pA

Cho

pB

ChopB

ChopA

ChopA

ChopB

Figure 18: (a) Filtre PH amlior, (b) Son chronogramme associ

La Comparaison Analytique

Les trois implmentations de filtre PH sont compares thoriquement du point de vue deleur immunit contre le bruit du commutateur, le bruit dampli-op, les capacits parasiteset non-idalits dampli-op soit finie DC-gain, finie GBW et SR. Cette analyse est prsentede faon concise dans le Tableau. 1.

Ces rsultats prouvent que le filtre PH amlior est le meilleur parmi les trois impl-mentations. Non seulement il est labri du bruit de scintillement et DC-offsets, il offregalement la rsistance maximum contre les bruits de commutateur, le bruit dampli-op etces non-idalits.

La Comparaison Pratique

Lanalyse comparative analytique est prouve par la simulation des circuits avec le simula-teur lectrique: SPECTRE de Cadence. A cet effet, les modles-macros des blocs de basesont utiliss. Dans la premire exprience, on mesure le SNDR du modulateur en faisantvarier la frquence dchantillonnage pour chaque type de filtre tout en gardant lampli-opGBW constant.

Le rsultat se reflte dans la Fig. 19:Cela montre que le filtre base de chopper et le filtre amlior peuvent fonctionner


27/208

27

Paramtre Base dIntgrateur Base de Chopper Amlior

Bruit Commutateur 5kTCs4kTCs

4kTCs

Bruit Ampli-Op 41 e2amp1

Fs B 17 e

2amp1

Fs B 1 e

2amp1

Fs B

DC-Gain Fini = A0

A0+ 3.5 =

A0A0+ 1.5

= A0

A0+ 1.5

GBW Fini = 3 + b

2GBW =

1 + b

2GBW =

1 + b

2GBW

Bruit de Scintillement Non Oui Non

DC-Offset Non Oui Non

Superficie Eleve Faible Faible

Table 1: La performance de trois filtres PH en prsence de bruit et de non-idalits

1 2 3 4 5 6 7 8 9 10

x 108

0

10

20

30

40

50

60

SNDR(

dB)

Improved filter

Integratorbased filter

Chopperbased filter

280MHz

fs(Hz)

Figure 19: Performance du modulateur PH propos en utilisant trois filtres PH hautefrquence dchantillonnage


28/208

28

une frquence dchantillonnage qui est suprieure 280MHz par rapport la frquencedchantillonnage la plus leves possible pour le filtre base dintgrateur en utilisant lamme ampli-op. En dautres termes, la mme consommation dnergie, le modulateurralis avec un filtre base dintgrateur peut convertir moins de bande passante que lemodulateur construit avec les deux autres topologies de filtre.

Dans la deuxime exprience, nous prouvons la rjection excellente du bruit obtenupar le filtre amlior par rapport aux deux autres topologies. Le bruit de lamplificateuroprationnel ramen lentre a t gnr en MATLAB. Il est inject dans le circuit enajoutant une source de tension chaque entre de lampli-op. Les valeurs de cette sourcede tension sont lues partir de MATLAB. Le circuit pour le modulateur PH propos,construit avec la topologie de filtre amlior, y compris les sources de bruit de lampli-opest illustr dans la Fig. 20.

+

+

+

+

DAC

ChopBChopAChopA

Cho pB Cho pA Cho pA C ho pB Td

Td

Sd

Sd

S

S

T

T

ChopB

Sd

Sd

Td

Td

C5

C5

T

T

inputVref

ChopB

ChopB ChopBChopAChopA

Cho pA Cho pA Cho pB Td

C4

C4

Sd

Sd

T

S

S

Td

T

Vref

Vref+

Digitalout put

input+

input

Td

Td

Sd

Sd

S

S

Vref+

Vref

C2A

C2B

C1A

C1B

e+amp

eamp

C1A

C1B

Td Sd

C1A

SdTd

input+Vref+

C1B

C2A

C2B

Figure 20: Injection de bruit dans le modulateur

e+amp et e

amp sont les sources de bruit gnr en MATLAB et lu directement dansSPECTRE. Le rsultat de la simulation de linjection du bruit dans les trois filtres estindiqu sur la Fig. 21.

Cette figure montre que le filtre base dintgrateur et le filtre amlior russissent

viter le bruit de basse frquence-bruit de scintillement, tandis que dans le filtre base dechopper, le bruit de scintillement corrompt la bande du signal et en rsulte la rductionde la SNR. Pour un OSR de 32, le filtre base dintgrateur, le filtre base de chopperet le filtre amlior donnent une SNDR de 55dB, 52dB et 21dB respectivement. Ainsi,3dB de SNR est perdu cause de la dsavantageuse mise en forme du bruit dampli-op haute frquence dans la structure base dintgrateur et 30dB sont gaspilles en raisonde la corruption du signal utile par le bruit basse frquence dans la structure base dechopper. Ces caractristiques font du filtre amlior un choix idal pour la grande vitesseet haute rsolution consommation rduite.


29/208

29

104

103

102

101

100

90

80

70

60

50

40

30

20

10

0

integratorbased filter

Frequency (xFs Hz)

PSD(

dB/Hz)

improved filter

chopperbased filter

Figure 21: Spectre de sortie de modulateur en prsence de bruit dampli-op pour les troisfiltres

La Conception en 65nm CMOS

Le CAN dvelopp au niveau systme dans les chapitres prcdents a t conu au niveautransistor en CMOS 65nm. Ce CAN est conu pour satisfaire les exigences de performancedes normes spcifies dans le Tableau. :

Au vu de la diversit des exigences de performance, il devient vident que le CANdoit tre reconfigurable. La reconfiguration est fournie par le changement de la frquencedchantillonnage (Fs) et de lordre du modulateur (M). Dans le mode GSM/EDGE,puisque la bande passante du signal est faible, une Fs de 28.57MHz (OSR= 28.57MHz2135KHz105) et une mise en forme du 2me ordre du bruit avec un seul bit de quantificationsont utiliss. Ainsi, le deuxime tage de la structure GMSCL PH est dsactive dansle mode GSM/EDGE pour rduire la consommation. Pour le mode de fonctionnement

UMTS/WLAN , la frquence dchantillonnage est leve 228.57MHz et lordre du mod-ulateur est port 4, avec un tage supplmentaire de quantificateur auxiliaire.

Le Schma Global du Circuit

Le schma du modulateur en mode GSM est prsent dans sa version non diffrentielle pourplus de simplicit dans la Fig. 22. Le commutateur dentre du modulateur est de type

bootstrap pour satisfaire les exigences de linarit. Les autres commutateurs sont descommutateurs CMOS. La capacit dchantillonnage lentre du modulateur est choisie


30/208

30

Standard GSM/EDGE UMTS WLAN

Taux de conversion 270KHz 3.84MHz 25MHz

Bande passante du signal 135kHz 1.92MHz 12.5MHzFrquence dchantillonnage (Fs) 28.57MHz 228.57MHz 228.57MHz

Ordre du Modulateur (P) 2 4+aux. quantizer 4+aux. quantizer

SNR 80dB 80dB 52dB

Table 2: ADC Spcification

gale 600fF pour rpondre aux spcifications de bruit thermique.

1

1

1

1

+

+

+

1

Td

Sd

T

S

A

B

Sd

Td

1.125p

Sd

S

Sd

1.5p

Sd

V r e f n1

inputOTA1

OTA2

Sd

T

Td S

T

Td

A B A B

A B A B

100f

600f450f

400f

T

450f

output

Td

Vref p1

Figure 22: Modulateur global non diffrentiel en mode GSM avec son chronogramme as-soci

Le modulateur utilis est du 2me ordre avec larchitecture propose et un quantifica-teur 1 bit. Ce modulateur fournit les performances ncessaires de SNDR pour un OSR de84. La taille des condensateurs diminue avec le flux de signal en raison de laugmentationde la mise en forme du bruit.

Le schma du modulateur non diffrentiel en mode ULAN est prsent sur la Fig. 23.Il utilise la structure propose-GMSCL PH avec une dynamique amliore par lajout dunquantificateur auxiliaire dans le dernier tage comme dcrit prcdemment.

La mise en uvre au niveau transistor dun CAN multi-mode fonctionnant sur leprincipe du modulation passe-haut est prsent. Le CAN a deux modes de fonc-


31/208

31

1

1

1

1

1

1

1

1

+

+

+

+

+

+

+

1

1

100f

S

Td

100f

100f

Td

Td

100f

Sd

Td

1.125p

Sd

S

Sd

1.5p

Sd

inputOTA1

OTA2

Sd

T

Td S

T

Td

A B A BA B A B

100f

600f450f

400f

Sd

Td

300f

OTA4

S

T

A B A B

400f

200f

100f

100fSd

Sd

Sd

OTA3T

A B A B

300f

Sd

Sd

Sd

Sd

200f

Sd

50f

Sd

200f

Sd

Sd

Y1

Td

450f

Sd

Td

Y2

2b

Y3

Sd

Sd

Td

Td,Y2

V re f n1

Vref p1

Vref p1

V re f n1

Vref p1

Vref p2

Vref p3

Vref p4

V re f n4

V re f n3

V re f n2

V re f n1

V re f n1

Vref p1

Vref p1

V re f n1

V re f n1

Vref p1

Vcomp1

Vcomp2

Vcomp3

Td,Y

Td,Y1

V re f n1

Vref p1

Td,Y1

Td,Y2

Y

Td,Y1

Td,Y2

Td

Td

Td

50f

50f

50f

Figure 23: Modulateur global non diffrentiel en mode UMTS/WLAN

tionnement: GSM/EDGE et UMTS/WLAN. Cette reconfiguration permet une conomiednergie significative.

Les Rsultats de Simulations

La simulation lectrique avec des OTA (et le circuit CMFB), quantificateur et CNA im-plements au niveau transistor est effectue avec succs pour le mode GSM. Le spectrede sortie lentre pleine chelle est illustr dans la Fig. 24. Comme prsent dans lafigure, la rsolution de 80-dB est atteinte lOSR minimum de 84 et de la frquencedchantillonnage de 28.57MHz.

Pour les modes UMTS/WiFi de fonctionnement, une distorsion importante est observedans la bande du signal. Le rsultat de la simulation propre de ces modes est prvu dansune extension ventuelle de ce travail de recherche.


32/208

32

104

103

102

101

100

100

80

60

40

20

0

20

Frequency (xFs Hz)

PSD(

dB/Hz)

Fs=28.57MHz,Fin=14.18MHz,OSR=84,SNDR=80dB

fb

Figure 24: Rsultat de simulation en mode GSM

Conclusion

La premire partie de cette thse a prsent les architectures de rcepteur radio pourles systmes de communication sans fil daujourdhui du point de vue de la reconfigura-tion, intgrabilit et consommation dnergie. Un pas en avant important vers la miseen uvre de la notion de SDR sont les rcepteurs dchantillonnage RF qui utilisent lesous-chantillonnage pour rduire la frquence de signal de RF IF. De cette faon, letraitement du signal en temps discret, qui est fortement intgrable, est introduit ds ledbut. En utilisant le sous-chantillonnage, les exigences de vitesse sur les blocs suivantssont assouplies. Le dfi dans ce scnario est le filtrage anti-repliements pour minimiser lacorruption du signal par des brouilleurs en-bande et hors-bande. Ceci est accompli par desfiltres capacits commutes passifs. Ltat de lart des rcepteurs utilise une downcon-version en deux tapes, chaque tape laide de sous-chantillonnage, afin de parvenir un compromis acceptable entre la frquence du signal abaisse en frquence et le filtrageanti-repliement. Bien que, avec laugmentation des performances des CAN, il est devenu

possible dutiliser la downconversion en une seule tape pour diminuer le nombre decomposants. Le sous-chantillonnage est ralis de telle manire que le signal est plac Fs/2pour profiter des avantages des deux: zro-IF et low-IF. Dans ce scnario, le candidatnaturel pour le CAN est le modulateur PH.

La deuxime partie de cette thse a examin ltat de lart des modulateurs . Com-menant par des architectures classiques feed-back, ensuite les rcentes architectures feed-forward sont discuts avec leurs avantages et leur inconvnients. Les modulateurs dordresuprieur boucle unique et modulateurs en plusieurs tages, qui sont invitables pour desapplications ncessitant une haute rsolution, sont galement exposs. La modlisation au


33/208

33

niveau du systme du modulateur classique: Boser second ordre [12] est effectue afin dedmontrer les exigences relatives pour les ampli-op dans cette topologie.

La troisime partie est lie ltude du modulateur PH. Ce dernier rejette le bruitde quantification en basse frquence. La bande du signal est situe environ la moiti dela frquence dchantillonnage, il est donc compatible avec le rcepteur Fs/2IF en tempsdiscret et, en outre, totalement labri des DC-offsets et du bruit de scintillement. Diversestopologies existantes de modulateurpasse-bas sont prsentes aprs leur adaptation aufonctionnement PH, et une nouvelle architecture du second ordre ayant une STF unitaireest propose. Elle soulage les problmes lis larchitecture traditionnelle feedforward ensupprimant la ncessit dun additionneur actif. Une nouvelle technique pour concevoirdes structures en cascade ou MASH est galement propose ce qui augmente la dynamiqueen entre du modulateur. Cette technique est base sur ltude systmatique du gain dequantification du premier tage et ladaptation de filtres numriques avec ce gain. Untat de lart des architectures des modulateurs multi-tages, ce qui est libre de fil-tres numriques dannulation, appel Generalized-Multi-Stage-Closed-Loop (GMSCL) estconu pour un fonctionnement PH. Enfin, un quantificateur auxiliaire est ajout dans ledeuxime tage, afin daugmenter la gamme dynamique en entre et de diminuer leffetdes non-linarits du CAN global. Une comparaison entre les modulateurs PH etpasse-bas est galement ralise. Elle rvle que les modulateurs PH sont plus sensibles la gigue dhorloge ce qui augmente les contraintes sur le circuit de gnration dhorloge.Les modulateurs passe-bas dautre part sont de plus en plus sensibles lhystrsis dansle comparateur ncessitant un plan pour rduire les exigences sur le comparateur.

La quatrime partie de ce travail de recherche visait slectionner la meilleure archi-tecture du filtre PH qui est llment de base de modulateur PH. Aprs une analysecomparative approfondie des trois topologies en comptition, celle qui a t introduitercemment et base sur lalternance des condensateurs est slectionne. Ses avantages derduction de la consommation et du bruit sont prouvs analytiquement et par simulations.

Enfin, une implementation multi-standard, multi-mode dun CAN en CMOS 65nm estprsente. Il a trois modes de fonctionnement: GSM, UMTS et WiFi/WiMax. En modeGSM, le modulateur PH de second ordre propos est utilis, tandis que pour lUMTSet le WiFi/WiMax le modulateur GMSCL PH du quatrime ordre avec un quantificateurauxiliaire est utilis pour la conversion.


34/208

34


35/208

35

Contents

1 Introduction 391.1 Motivation and Goals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 391.2 Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

2 RF Receiver Architecture 432.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 432.2 Superheterodyne Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442.3 Digital-IF Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 452.4 Direct Conversion Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . 462.5 Low-IF Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482.6 Bandpass Sampling Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

2.6.1 Theory of bandpass sampling . . . . . . . . . . . . . . . . . . . . . . 502.6.2 Drawback of subsampling - Noise spectrum aliasing . . . . . . . . . . 512.6.3 Bandpass Receiver Configuration . . . . . . . . . . . . . . . . . . . . 53

2.6.4 Fs/2 IF Bandpass-Sampling Receiver . . . . . . . . . . . . . . . . . . 552.6.4.1 RF Stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . 572.6.4.2 First DTASP Stage . . . . . . . . . . . . . . . . . . . . . . 572.6.4.3 Second DTASP Stage . . . . . . . . . . . . . . . . . . . . . 582.6.4.4 Frequency Plans . . . . . . . . . . . . . . . . . . . . . . . . 592.6.4.5 Proposed Frequency Plans . . . . . . . . . . . . . . . . . . 60

2.7 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

3 Modulator and System Level Modeling 633.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 633.2 Working Principle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

3.2.1 Stability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 673.3 Second-Order Modulator Architectures . . . . . . . . . . . . . . . . . . 68

3.3.1 Boser Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683.3.1.1 Linear Analysis . . . . . . . . . . . . . . . . . . . . . . . . . 693.3.1.2 Disadvantage of Boser Structure . . . . . . . . . . . . . . . 70

3.3.2 Silva Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 703.3.2.1 Linear Analysis . . . . . . . . . . . . . . . . . . . . . . . . . 713.3.2.2 Disadvantages of Silva Structure . . . . . . . . . . . . . . . 71


36/208

36 CONTENTS

3.3.3 Oberst Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 713.3.3.1 Linear Analysis . . . . . . . . . . . . . . . . . . . . . . . . . 723.3.3.2 Disadvantages of Oberst Structure . . . . . . . . . . . . . . 72

3.4 Higher-Order Modulator Architectures . . . . . . . . . . . . . . . . . . . 733.4.1 Single-Loop Higher-Order . . . . . . . . . . . . . . . . . . . . . . . . 73

3.4.1.1 Cascade of integrators with distributed feedback (CIFB)structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

3.4.1.2 Cascade of resonators with distributed feedback (CRFB)structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

3.4.1.3 Cascade of integrators with distributed feedforward (CIFF)structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

3.4.1.4 Cascade of resonators with distributed feedforward (CRFF)structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

3.4.2 Multi-Stage Modulators . . . . . . . . . . . . . . . . . . . . . . . . . 763.4.3 Classic Cascade 2-1 MASH Structure . . . . . . . . . . . . . . . . . . 77

3.4.3.1 Linear Analysis . . . . . . . . . . . . . . . . . . . . . . . . . 783.4.4 Advanced MASH Structures . . . . . . . . . . . . . . . . . . . . . . . 79

3.5 Multibit Modulators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 803.6 Continuous Time and Hybrid (Continuous Time/Discrete Time) Modulators 823.7 System Level Modeling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

3.7.1 Clock Jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 853.7.2 Switch and Op-Amp Noise . . . . . . . . . . . . . . . . . . . . . . . . 85

3.7.2.1 Switch Thermal Noise . . . . . . . . . . . . . . . . . . . . . 853.7.2.2 Op-amp Noise . . . . . . . . . . . . . . . . . . . . . . . . . 87

3.7.3 Op-amp Non-Idealities . . . . . . . . . . . . . . . . . . . . . . . . . . 873.7.3.1 Saturation . . . . . . . . . . . . . . . . . . . . . . . . . . . 873.7.3.2 Finite DC-Gain . . . . . . . . . . . . . . . . . . . . . . . . 893.7.3.3 Finite Gain-Bandwidth Product and Slew Rate . . . . . . . 91

3.7.4 Comparator Non-Idealities . . . . . . . . . . . . . . . . . . . . . . . . 933.8 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

4 High-Pass Modulator 974.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 974.2 Principle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 974.3 Single-Loop HP Modulator Structures . . . . . . . . . . . . . . . . . . . 99

4.3.1 Boser-based Structure . . . . . . . . . . . . . . . . . . . . . . . . . . 994.3.2 Silva-based Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . 1004.3.3 Oberst-based Structure . . . . . . . . . . . . . . . . . . . . . . . . . 1014.3.4 Proposed Unity-STF Structure . . . . . . . . . . . . . . . . . . . . . 101

4.3.4.1 Linear Analysis . . . . . . . . . . . . . . . . . . . . . . . . . 1024.3.4.2 Refining the Proposed Architecture . . . . . . . . . . . . . 102

4.4 Comparative Analysis of Single-Loop HP Modulators . . . . . . . . . . . . . 1054.4.1 High-Pass Filter Output Excursion . . . . . . . . . . . . . . . . . . . 1084.4.2 Op-Amp Non-Idealities Effect . . . . . . . . . . . . . . . . . . . . . . 109


37/208

37

4.4.2.1 Finite DC-Gain . . . . . . . . . . . . . . . . . . . . . . . . 1104.4.2.2 Finite Gain-Bandwidth Product and Slew Rate . . . . . . . 111

4.5 Multi-Stage HP Modulator Structures . . . . . . . . . . . . . . . . . . . 1144.5.1 Cascade 2-1 HP Delta Sigma Modulator Structure . . . . . . . . . . 1144.5.2 Quantizer Linear Model and Quantizer Gain Calculation . . . . . . . 1144.5.3 Quantization Noise Cancellation Filters Designing . . . . . . . . . . 116

4.5.3.1 Second-Stage Quantizer GainG2 . . . . . . . . . . . . . . . 1174.5.3.2 First-Stage Quantizer GainG1 . . . . . . . . . . . . . . . . 117

4.5.4 Generalized Multi Stage Close Loop . . . . . . . . . . . . . . . . . . 1204.5.5 Generalized Multi Stage Close Loop with Extended Dynamic Range 123

4.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

5 High-Pass Filter Implementation 1295.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

5.2 Integrator-based Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1305.2.1 Switch Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.3 Op-Amp Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1325.3.1 Parasitic Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . 1365.3.2 Op-Amp Non-Idealities . . . . . . . . . . . . . . . . . . . . . . . . . 138


5.4 Chopper-based Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1415.4.1 Switch Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1415.4.2 Op-Amp Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1425.4.3 Parasitic Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . 1455.4.4 Op-Amp Non-Idealities . . . . . . . . . . . . . . . . . . . . . . . . . 146


5.5 Improved Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1485.5.1 Switch Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1495.5.2 Op-Amp Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1505.5.3 Parasitic Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . 1545.5.4 Op-Amp Non-Idealities . . . . . . . . . . . . . . . . . . . . . . . . . 155


5.5.5 High Frequency Performance Analysis . . . . . . . . . . . . . . . . . 1585.5.6 Noise Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

5.5.6.1 Noise Generation . . . . . . . . . . . . . . . . . . . . . . . . 1595.5.6.2 Noise Injection in Circuit . . . . . . . . . . . . . . . . . . . 160

5.6 Comparative Analysis between Low-Pass and High-Pass Modulators . . 1625.6.1 Clipping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1625.6.2 Op-Amp DC-Gain . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1625.6.3 Op-Amp GBW and SR . . . . . . . . . . . . . . . . . . . . . . . . . 1635.6.4 Clock Jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163


38/208

38 CONTENTS

5.6.5 Comparator Hysteresis . . . . . . . . . . . . . . . . . . . . . . . . . . 1645.7 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

6 Design in 65nm CMOS 1676.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1676.2 System level specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1686.3 Global Circuit Schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1686.4 Passive Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1706.5 Quantizer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1746.6 DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1746.7 Simulation results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1756.8 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177

7 Conclusion and Perspectives 179

7.1 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1797.2 Perspectives . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180

A Charge-Transfer Transient in Integrator 183A.0.1 Phase S,n . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184A.0.2 Phase T,n-1/2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184

B Charge-Transfer Transient in Integrator-based HP Filter 187B.0.3 Phase S,n . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188B.0.4 Phase T,n-1/2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188

C Charge-Transfer Transient in Chopper-based HP Filter 191C.0.5 Phase S,Chop A,n . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191C.0.6 Phase T,Chop A,n-1/2 . . . . . . . . . . . . . . . . . . . . . . . . . . 191

D Charge-Transfer Transient in Improved HP Filter 195D.0.7 Phase S,A,n . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195D.0.8 Phase T,Chop A,n-1/2 . . . . . . . . . . . . . . . . . . . . . . . . . . 195

Bibliography 208


39/208

39

Chapter 1

Introduction

1.1 Motivation and Goals

The proliferation of wireless standards and the diminution of radio-terminals size at thesame time is pushing towards the materialization of newly created concept of software de-fined radio (SDR). This communication system is expected to realise multiband, multimoderadio terminals by defining radio functionality in software [1]. This way, the radio terminalis adapted to different protocols and customized for diverse services by just reprogrammingthe radio functionality.

This, however, makes the RF-receiver design a challenging task. In an ideal SDR, thesolution for increasing both the receiver integration and reconfigurability is provided bytransferring the analog-to-digital-conversion interface from the baseband to RF i-e just afterthe antenna. The inherent advantage of this scheme is that the digital signal processingeliminates the non-idealities associated with analog signal processing i-e device noise andnon-linearities, components mismatch etc. The evolution of CMOS technologies towardssmaller transistor feature sizes also favours an increased level of digital signal processingin receiver implementation [2].

Nowadays the DSP can operate at a very high frequency and can thus process highfrequency signals. The boundary between the RF front-end and the digital baseband ismoved to higher frequency, but not yet at RF frequency. The major bottleneck is the designof analog-to-digital-converter (ADC) which can convert the signal at high frequencies.With the current CMOS technologies, it is practically not possible to design an ADCwhich converts the signal directly at RF.

However, the processing has to be carried out as much as possible in digital due tothe low costs, reconfigurability possibility and stability. To go forward in this direction,sub-sampling receiver was proposed. The RF signal is sub-sampled as soon as possible.The frequency downconversion is carried out by the sub-sampler with discrete-time signalprocessing. One special case of RF receiver which uses discrete-time subsampling is Fs/2IF receiver [3, 4]. This architecture downscales the frequency from RF to an IF of Fs/2(one-half of the sampling frequency), thereby making High-Pass (HP) modulator thenatural choice for ADC. This ADC is of much reduced complexity as compared to Band-


40/208

40 1. Introduction

Pass (BP) modulator.Besides the advantage of converting directly at IF, HP modulator has the poten-

tial to efficiently eliminate the dc-offsets and low-frequency noises like flicker noise [5, 6, 7]which are a source of concern in traditional LP modulators. This feature is particu-larly interesting for time-interleaved converters where the channel-offset is sufficientlyremoved by HP operation [8], and a simple digital channel equalization technique wouldminimize effectively the channel gain mismatch effect [30].

Inspite of these potential advantages, the concept of HP modulation has not re-ceived much attention, mostly due to its difficult implementation and the uncertainty aboutits stability and performance in the presence of circuit nonidealities. The basic hindranceblock has been the implementation of high pass filter, which is analogous to an integratorin LP modulator. The traditional implementation involves a feedback loop aroundan integrator and is an expensive solution because of increased power consumption andsurface area. However, recently a new architecture of HP filter has been proposed, whichgets rid of the drawbacks of the traditional one and hence propels a renewed interest inHP modulators.

Keeping in view its potentials, this thesis is focused on HP modulator in generaland its application to multi-mode wireless receivers in particular. Our objectives consistof studying its principle, its performance and stability and comparing it to LP modulatorson one hand and applying it to achieve multi-modal wireless receiver functionality on theother.

To achieve these objectives, a new unity signal-transfer-function (STF) single-loopHP modulator architecture has been proposed. It is then used to construct a HPgeneralized-multi-stage-closed-loop (GMSCL) architecture. The proposed HP unity-STF

single-loop modulator provides the specifications of EDGE/GSM standard, while the HPGMSCL structure is used for UMTS/WLAN standards.

1.2 Organization

We use a top-down approach to present our work. Beginning with the radio receiverarchitecture in Chapter 2, we explain the newly created concept of Fs/2 receiver andcompare it with other state of the art receiver architectures i-e zero-IF and low-IF receivers.

After having chosen the receiver topology, we move on to the next level of design i-e modulator architecture. For this we embark on a detailed state-of-the-art study onLP modulators in Chapter 3. This includes various second-order topologies, higher-order single-loop structures and MASH structures. We also discuss the latest generationof MASH structures which are free from digital cancellation filters and thus do not requiredigital calibration techniques to counter the mismatches between analog and digital compo-nents. Multi-stage closed loop (MSCL) is one of these structures and its enhanced versionis Generalized multi stage closed loop (GMSCL) [15, 16]. This follows by a system-levelmodeling of various circuit level parameters of traditional second-order structure calledBoser structure. This study provides us with specifications for transistor level design.

In Chapter 4, the problems associated with LP modulators are identified, leading to


41/208

41

their natural solution: HP modulators. The principle of HP modulation is exposed fol-lowed by various second-order topologies. We propose a new second-order feedforwardarchitecture which is advantageous over contemporary topologies in terms of complexityand performance. Behavioral modeling of the proposed structures circuit-level parametersis carried out, which furnishes us with its specifications. These specifications are thencompared with other second-order topologies. We, then present cascaded or MASH struc-tures for high-pass operation and propose a novel technique to improve the traditionalMASH topologies in terms of input dynamic range and highest-achieved SNR. The pro-posed single-stage second-order topology is used an individual stage of this new cascadestructure. GMSCL is adopted for high-pass operation and its structure is modified toextract more SNR out of it. Finally a recently proposed technique is applied on the quan-tizer to increase the dynamic range of the converter and to eliminate the need of DynamicElement Matching (DEM) by diminishing DAC non-linearities. This technique consists ofemploying an auxiliary quantizer to process the quantization error of the main quantizer.

The next level of design is the conception of a suitable switched-capacitor HP filterfor HP modulator, which is the subject of Chapter 5. We study and analyse threedifferent types of switched-capacitor implementations of HP filter and compare them onthe basis of consumption, noise immunity and speed and finally select the best one whichhas a performance comparable to that of switched-capacitor integrator.

In Chapter 6, we present the transistor level design of a reconfigurable multi-modeADC in 65nm 2P7M CMOS process which uses the HP architectures proposed in thepreceding chapters. Much attention is given to the design of operational transconductanceamplifier since it is the major building block of high pass filters and is the most powerconsuming element. Alongwith the design of OTA, comparator, DAC and passive addersdesign is also detailed. Finally in Chapter 7, we present the perspectives and future researchdirections.


42/208

42 1. Introduction


43/208

43

Chapter 2

RF Receiver Architecture

2.1 Introduction

When designing an ADC, it has to be kept in mind that it will be used in what type of RFfront-end receiver architecture. Thus the ADC techniques change in accordance with theoverall receiver topology. RF front-end receiver is currently defined as the chain of elementsfrom antenna to the ADC. This chain consists of various devices and circuits working atradio frequency band (RF), intermediate frequency band (IF) and analog baseband. ADCis often considered as the boundary between the RF and digital parts of the receiver, butwith the advancements in ADCs design which are running at higher and higher samplingrates with each new technology, the ADCs and the associated digital signal processors can

now be labelled as IF or even RF devices. Under these circumstances, ADCs and someportion of digital signal processing will soon become a part of RF front-end receiver. Ra-dio receiver architecture choice is driven by many factors, including integration capability,reconfigurability, cost, performance etc. At present, most commercial implementationsof RF transceivers are using superheterodyne architecture because of its superior perfor-mance compared to other topologies. But the recent advancements in CMOS technologiesand integrability of more and more components have triggered interest in the more re-cent receiver architectures like direct conversion receiver (or zero-IF receiver or homodynereceiver) and low-IF receivers. Direct conversion receiver achieves great cost saving byremoving completely the IF portion and providing the gain in baseband section of thereceiver which is completely integrable. Multimode operation is also easily supported by

direct-conversion receiver without any component addition. The problems inherent in zeo-IF receiver have led to the creation of a modified structure called low-IF structure. Thewireless receivers based on CMOS technologies have a preference for low-IF architecturebecause it gets rid of the problems of dc-offset and flicker noise which are serious in CMOScircuits. The latest evolution in the field of wireless receiver design is IF bandpass sam-pling receiver which uses the principle of subsampling to bring down the RF signal to IF byvoluntary aliasing. The factor behind the success of this receiver is the enhancement of thesampling rate and resolution of the ADCs with an acceptable power consumption. Thisreceiver be considered as another step towards the realization of the concept of software


44/208

44 2. RF Receiver Architecture

radio. An interesting class of this receiver structure is Fs/2 IF receiver which combinesthe advantages of both direct-conversion and low-IF receivers. In this chapter, the variousreception schemes are discussed in order of their arrival in the wireless arena i-e Super-heterodyne receiver, Digital-IF receiver, Direct Conversion receiver, Low-IF receiver, IFBandpass sampling receiver and its application to the Fs/2 IF receiver. Special attentionis paid to the suitability of these schemes to the modulators in general and high-passmodulators in particular.

2.2 Superheterodyne Receiver

The superheterodyne architecture is the classical and the most common receiver topologywhich appeared in 1910s. It consists of mixing an incoming signal with an offset frequencylocal oscillator (LO) at more than one point in the receiver chain to bring down the signal

from RF to multiple IF stages. The most common superheterodyne structure in todaysradio receivers consists of two-stage downconversion i-e two IFs. The reason for using two-stage downconversion is that it achieves an acceptable compromise between image rejectionand adjacent channel suppression [31]. Fig. 2.1 shows a simple two-stage down-conversionsuperheterodyne architecture.

LNA RF BPF

IRF

0 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 1 0 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 1

DEMODULATOR/I/Q

0 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 1 0 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 1

RF BPF

PRESELECTOR

RFA

BBA

RF DOWNCONVERTER

UHF LO

IFA IF BPF VGA

ADC

ADC

RF

IF DOWNCONVERTER

VHF LO

BB LPF

BB LPF

BBA

I CHANNEL

Q CHANNEL

Input(f0)

fLO= |f0IF|

/2

IF

fLO=IF

Figure 2.1: Superheterodyne receiver architecture and signal flow

The signal flow through its different building blocks can be explained as following: Firstof all, the out of band blockers are attenuated by the RF bandpass filter, thus it has tobe designed separately for each standard. Moreover, it is an off-chip device thus posinga problem for complete receiver integration. The signal is then amplified by an LNA,which must have a sufficiently low noise so as not to corrupt the useful weak signals and atthe same time it must have enough dynamic range to handle the inband interferers. Theunwanted signals are still present at the image frequency since the RF bandpass filter isusually incapable of attenuating them to the system noise level, therefore an image rejectfilter is used before the mixer to diminish these images. As a design technique, the first


45/208

45

intermediate frequency must be chosen relatively high so that the image is sufficiently faraway from the signal. This results in reduced constraints on the image reject filter andallows effective filtering. The next device in the chain is a mixer whose function is to bringdown the signal from RF to a relatively high IF. The mixer must handle the completedynamic range of the input signal. After the mixer, the signal passes through yet anotherband pass filter to achieve the channel filtering. Like the previous band pass filters, thisfilter is implemented as an off chip surface acoustic wave (SAW) fi

hpsdmodulator thesis final

Documents