PROtsI-E}iIE

Fig. 1..1S

P. 1' 1' se se demonstreze uiilizind rnetoda tabeleror de adezir cd urmito:r.relesirnboluri sint echiyalente iFig. 1. l8J.P, 1'2. se se codifice in mdrime gi sernn, i'complement de 1, in conrpre*eni c1e Z

urnrirtoare_1e nunere: tll; +13; -l-13; f 100: +ll,2S; +13,375; +lj,O:T;P 13' Se se gdseascd. forma in coinplem-irt de 2 pentru'ui.mdioarele 1ur.per.e:

c) f1101 1011 1111

d) +1010 11110010.

P. 1.{. SA se codifice in NBCD rrmdtoarele nLlnere

ulrnA.toarele aduliri ,"i scdderi cu lotarea ,,'ailr.ii Iritlluide imprumutl :

CAPITOLUI. 2

C]RCUITE I-OGICE COMBINATIONAI.E

Etapele parclrrse in realizarea (sinteza) unui circuit logic combina-lional sint [12]:

- descrierea necesitltiLor ce trebu.ie sl le rezolr-e circuitul cornt,i-nalional (prin text, desen, diagrame etc.) ;

- reprezentarea acestei descrieri sub forrna unui tabei de adevirr';

- deducerea funcliei logice (rela{ia (2.+)) ;i minimizarea acesteia;

- implementarea acestei funcJii minimizate sub forma unei reteleCe comuta^re;

- completarea relelei de comutar-e cu elemente ausiliare (arnpli-ficatoare, elemente de formare a semnalelor, sisteme de afi;are sau apa-r;Lte de mS"surare, elemente de erecutie, elemente de ar.ertizarc, dc pro-t. cfic, butoanc etc.).

Ca o exemplificarc sumari-r se rlcducc cir:cuitnl conrbinatir:n.n-l alciirui tabel de adevir este dat in figura 2.1, a. Se c1rc1,rc {uncfirie lo3icenotate cu y sub forma canonica'r ciisjLlnciii'ir FCD

t,r: e BA + cBA -l cB-4

1'. -: eBA + eBA+ c/r.i : ('R.l, (l i )

din aceste sume de tr-rtneni canonici produs, lninimizat.: cu diagn':imeleVr-itch-Karnaugh, sc oblin formele clementare:

1r: eeA + cA

-r'= : fi + ('8. (l r)

Aceste doul funcfii elernentare sint iml.rlemrntute sub forma retelt-icombina-tionale din figura 2.1,b. Din analiza relatiiior (2 t), (Z 2) ;i "r-r,:'telei din figura 2.1 , b, se retinc faptul cii o lunctie log-icir datfL slb fornracanonici- disjunctivir (o sumir cle terrncni produs) poale li impL.mentiitir-pe douir niveluri. Primr,rl nivel estr. nivc'iul cle SI care real-izeazii ter-riienii canonici produs, iar al doilea nir-el c:stt- ctl de SALI care reiltri-zeazi- suma terrnenilor prodlls.

a)

bl

+0100 100 1 0100

r1010 11110010

1500.P.1.5. SA se efectueze

clr' trarrsport C\' (respecti;

0010 110x:

1011 1001

11010110_

0 1 10 100{i

P. 1.6. Si se

10 111-

11

el-ectueze urlnito.r,l.ele

tro1110i-

trnI

sci.deri prin m.-toda

11011011011-

10000

complerlrlnliiili di-,

11111mi -10{}0 I

1100 1001r

1000 x 1 10

0111 10 11 -100 1 1000

0101 1100+

i110000x

100 i 1000 -1100 100 {

4S

Cl RCUIT C0l'1BlNATI0 l.rA t- -----l

I

I

Prin sinteza circuitului se deduce pentiu un circuit cu 1, \'arial)il(i,L: intrare, din tabeLul de adevir, forma canonicS" disjunctivZt I.-CD cut'xprimarea:

FCD:2t- 1

D arPr t (2.s)

irr care &t:0,1 sint coeficientii pentru care existe funcfia;Pi: termenii canonici conjunctivi (produs).

l)irr FCD se deduce/ornxe ele.rne?ttard (rrrinim5.) ;i apoi se implementeazd.rctcaua combinalionali ca in figura 2.1,b. Prelul de cost al circuituluir,c compune din costul elaborlrii ;i executi.rii schemei (costul dez'yolt5"-rii) plus preful componentelor necesare. Exist)r circuite MSI ;i LSI,lrr un ple! foarte scizut, care realizeazS" pe acela;i cip atit nivelul deSl cit gi nivelul de SAU, deci pot implementa funcfii logice date suirl,rrnta FCD. Prin existenla acestor circuite, devine fir5" sens minimi-z.rrrea funcliei logice, se reduce rnult timpul de dezvoltare-care ar costarrrult mai mult decit componentele logice (SSI) eliminate. In continuarc,in acest capitol se va exemplifica cum o funcfie logic5 FCD, sub o forrnS.gcnera15. poate fi implementatS" (cu cele doui nivetruri de SI, SAU fdrirrrinimizare) pe un circuit MSX sau, LSI (multiplexor, demultiplexor,t'odificator, decodificator, circuit de prioritate, memorie RONI, PLA).'l'oate aceste circuite pot fi utilizate ca elemente intl-un sistem cu pPsrLu exist5- ca pirli componente din struciura intrinseci a microproce-sorului. Se poate expioata viteza de procesare mlriti a unui CLC 9illuribilitatea unui sistern programat printr-o implementare combinatd.irr feiul urrnS.tor: variabilele de intra.re ale CLC sint generate de sistem,slu variabilele de ie;ire ale CI-C sint preluate de sistem; sar.r variabilele<lc intrare ;i de ie;ire (parfiai sau total) sini generate ;i preluate desistem.

Vl. Circuite multiplexoare [23]

Circuitele multiplexoare pot fi identificate (ca {uncgionalitate) cucornutatoarele de selectare rotative multipozifionale, figura 2.2, a, adicvadin Z linii (variabile) la intrare este conectatl direct la ie;ire doar unasingurS. Selectarea iiniei dorite de la intrare spre iesire se realizeazb. crtajutorul unui cuvint de selectare de n bi)i (5,*rS,_, ... SrSo). Multi-plexorul (I,{UX) se reprezinti ca in figura 2.2,b, cu nota}ia simboliciil,IUX 2": 1.De exemplu, un MUX 4: I are oatru intrilri (13, Ir,Ir,16), dou[ liniide selectare 51, 56 gi tabelul de adevS.r din figura 2.2, c. Aplicind relaJia(2.5) se deduce urmS"toarea fr:ncfie FCD:

(2.6)

.lr

*'ig' 2.1. Circuite logice conbinafior.iale CI-C: a - tabeiul de adevdr al circuitului dinfigura (&) ; c - schem5 bloc a unui circuit CLC

".o definilie generall peni'u .*n circuit logic cornbinalional cLCar lr: crrcurtul ca.re are ru intrir.i (.ir, \.2, -x3,... .,,:") ;i nt ie'{ri (yr, yr,

Is, ... 1,.*)-,.fi-gur-a 2.1 , c,Ia care ie;iriie poi fi erpri#ade ca funcfii;#;ide variabilele de intrare:

).^ _ f^(,;t,.i.:, .\.:, ..., -1,,,).

Fentru c5. in modelul nratematic, rcialia (2.3), nu intervin czr variabileindependente tirnpul ;i nici mrrimrle ce iegiie, rezult5" cE in structuras,a qn.p.Lp lu.prezi't5. circuite de memorie;i nici legb.turi de reacfie{variabileie de iesire nu si-nt.aplicate.la intrare). Nldririile de iegirl siniiuncfii doar de niati*il" a" i"ii"r.,-i"i irunsferul de ta intrare la iesireeste instantaneu (se neglijeazi" timpul cle propagare prin porfi). UnCLC poate fi descris mitdmatic ."'rlutorui ui,ui tripi.i,^ '

c": (x,Y,F),

(2.3)

(2.4)

unde: {-: ,r, Kz, fts,..., xn - multirnea r.ariabilelor de intrare;!

=yt,!l_2,)'s:..., I'u, - rnulfirnea variabilelor d,e iegire;F:X-' Y - funcfia de intrare-iesire (de exemplu,'un iabel

de adevlr), se obserr,-i ci variabila tirnp nu interrrine.^

50

B A Y9

0

c

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

0

1

0

1

0

1

0

0

1

0

0

1

0

1

1

0

1

0

0

0,T

L : loSrSo + 11S1So * frSr$ + fBSlSo,

lf icr !

Posibilitatea de utilizarel ogic cornbinational de n -; I

52

Fig. 2.2. Circuit multiplexor:a - saherr.na urrui comutator rl_tafiz rrrrrlti |ozilional; b - ...:_io. rl ,le reprezer.larr al rrrr .jrrrultiplexor 2n: l; c, d, e _ te._belul c1e ade.rd,r, simbolul ileleprezentale gi tabciul de sc.lr:r_tare a1 urrui Lf UI (1 : I); J _ :e-alizalea urmi }ttiX (32: 1) 1:i:rcolr.,ctarea ir pa,raiel a cl,.rr:i

]IUX (16: i)

I

i

e)

r e cle :r:aislrailc'/

;al.-f--.

t:

s,'r uctura sa. se obiin toti temrenii canonici de r, i t r"alialrile (nir el6l,.i sI), cit.;i suma iogicS. complet:r inile acesti termeni (nirctr crtl S.\tr)Iir rela!.ia (2 6) intri. toli tern-renii canonici ai variabilelor SeSl iurrultiti( '1r lariabiia dc inirare. Deci, cu o ast{el de structi;.ri, se poite impld-r;r,,11ta orice fuirclie logici. de .ru Jr 1 r-ariahile dati. sub ?ornia I.'Ctr),r, latia (2.5).. Se_ exemplificS._implemeirtarl'a urmitoarei func{ri logicc(lr"patru variabile Z,Y,X,lY: -

r: ZYXtr,, .,y ZT,y + ZYX\.+ TTXW + zTx ++ zYxtv + zt,xIy (2.7)

sPre .deosebire de metodele clasice de implementare cu porfi logice, ia(.rre in prealabil se face o minimizare, adice aducerea l-a o'{orm.i ele-rlrntar6, in cazul multiplexorului calea este inversi: se aduc termenii{'i 'inentari la form5. de termeni canonici prin introducerea variabilelorlpsir, cu expresia: II-+ tT: t. Astfel ielafia (2.7) devine:

L: ZYXw + ZYxtv + ZTxW_+ Zyxtrtr, _tzTXW ++ zYxNV + zYxW + zyxil' + zyxw. (2.s)

sL-r realizeazS. tabelul logic al acestei {unc!ii, {igura 2.3,a. pentru ter-nrt'nii canonici care existS. gi funclia I are valoaiea 1, iar pentru ceilallit''rmeni canonici care nu exist5" funclia are yaloarea zero. S-a ales cavrriabila ltrl s5" fie cea care se aplici pe bornele de intrare (16-1r), iart',:lelalte trei variabile.ZYX pe bornele cur-intului de selectare (srsrso).Iir. primele dou5. linii ale tabelului se obsen-i. ci la selectarea lu1 i,1(Z :0, Y :0, Z :0), lll : L, deci TI'se leagir la I0. Din urrnirtoarele

Gq:: t

care poate fi implernentatS. de un circriit IISI ai'ind terminalele i*cli-:?t. itl figura 2'2, d. f{'}tiprexoarele i'rtegrate. posecli a""e i";iii r,'r,(cxc' obicei de tip rSI-) pentru. reaiizarea"*"gi.ii"ili;r;-t" acest cazeste necesarir- si o conarrdl. de a,torizarea ie;irii oli, care poate fi de*r.i-niitir selectarea cilcuitului, cs-chip select. pentru or,

"-rtf"l de IIL;X

'tr :1 l,odul cle selcctare este erprimat cle tabelul cle adevir dinfiguraz.z,r.cri z bifi de selectare., .S, r, .- .so, se pot forma 2" cuvinte distincte cleci:g.p_* il_..q9 ?' cii de i'tiaie. \-ariantele integr.ate de multipiexoare sinr:il! I '9:l/cip,

8:l/cip, J:lrcip, 2r (2:r17cii. pentru "n i,"-a, de j:r-

li,i,rl ':.rt nra'r'se pol collecla modulelc existcrte in paralel sau in cas-cada 1./l' I)e erenrplu, in figura z.z,;f douit n{ux 16:i sint conectate i'1;aralel pe'trr,r a.ealiza 32:1. Al cincilea bit "s./, din cuvint'l de selec_'t arc, .cste. rrtilizat pent'u selectarea circuitrrlui, cs. cu aceastx co'fi_i:tLtt: plt:T"l_:tp,este selectat cu un cuvint de forma OXXXX (adic;ifti.^rf ,u_ l5), iar al doilea cu un c'r,int 1+{XI (de la t6_3r;; i!;irifertr)d lcgale irnpreuni- (de cxenrpiu, ia o linie de nragistrald) tiebuie sific 'fSL. Ilultipiexo'ur poate fi urilizat irir-r; .i.i;"ip"^rrr7a de micro-procesor ca un comutato' coma'dat sau ca un circuit logic universal.

Folosit ca ur cornutator coina'dat, sernnalur cs poaie fi oblinut,de e.xemplu, prin conjunctia .rr..ri ..r.,irrt .de ad.esard p"i a" dp p;rtagist'ala de adrcsare c* ur sernual REFD sau lvRfrE de pe magis-'lrala dc control, iar curi'tul tle screclare,sr-so cste emis d" p" -agir-trala de date.

o)Fig. 2.3. Utilizarea IVIIIX (23: 1) cafuncliei logice de patlu variabile

ade.rf,r al funcfiei; & -

blcircuit logic pentru intpiententareadrrr relalia (2.7): a - tatrelul deconectarea .;ariabilelora muitipiexorului IIUX Z,:1, ca circLrit

variabile, se erplici prin faptul ci in:),t

douir linii oblinute cind setrectarea se face cu aal, L: 1 indiferent devaloarea lui w, deci y'1 s9 lgagS- la 1,. Ijrmb.toarere doul rinii, pentrucuvintul de selectare 0i0, indici faptul c.L I-:0, indiferent de va'loarea7ui w, deci 12 se conecteaz\la zero. urmirind mai departe tabelul sepot. deduce valorile logice care se aplicx. pe intrlri, cir'cuitui de patrui'ariabile dat cic rclatia (2.7) e.ic implcmentat dc un ri{-rx z::l c'u co-nexiunile

-ca in*figuri 23, b: Evident-, se poate rua oricare din celelalte

trei variabila z,Y, x ca la.riabrld r.pliceil pe inira-r-e (cu transcr-ieieacc,i-espunziloile a tabeiului dc adcr'f,r). La ,p"P, i.ncoi-i, numi.rul dc 40cie pini esie -insuficient fa!5 clc -nrimirul necesar dr: puncte de legd.turx.cu exteiiorul. Froblema poate fi rezolvati. prin zLsigirrarea pentru rniipi"-r ? cite_co'ir funcfiuni,-adicI" multiplexare. ln gen"eral, ta plnli magii-tralei de date sint aduse funcfiu-ni din magistratide controi (pp g0"g0)sau-o parlc din bitii cuvintului dc pe nragiitrala de aclresare tup aossi,astfel iiniile nragistralei de date sin[ multiplexatc pcntru doui'iuncliunii<ie transfer a datelor si de transfer al controlului sau al ad.resei, figataz.4,a.(Linia verticalS" punctat5, indicd. o delimitare dintre pp gi restul siste-mului.) Mu,ltiplexarea este posibilx. datoriti. faptuiui ci magistrala dedate vchiculeazi cu.,'intul de date numai inspre sfirsitul timpului afec-tat executiirii unei instrucfiuni, iar in prima parte este liberi, deciapt5. s5" transmitd. adrese sau control. Dar aceste semnale de controlsau de adresare trebuie culese inainte de aparilia datelor si memorate

Ft.g. 2.4. },{ultiplcxar-ea Iuncti-unilci: a - mr:itipiexalezr cortlo-

i ._;_ l,:lui sau a cu.,.i:.rtului <lc arlrcsare! Aricrrsr sru.ontioil:i (parfial) pe rn:igistralzl rlr: clate;\ J se Eo:esl in lolch b" - "omar,da "itrogi.i; i;rt.orma_

fiei rnultiplexate prin irrrptrls destrolr

in registre^tampon (latch*) pentru a putea fi folosite in ct.rrrtirrtrrir.t,trlscrlerea ln regrstrul tampol se efectueazi, printr_un impuls de st,ler._tare (de strob), emis de. p?Tigura 2.4, b. Dupi. impulsul de'strob semna-Icie de control sau bilii de a8resare (multipiexa{i) se gisesc in latcir sipot fi utilizali conforrn funcfirinii lor.

2.2. eivcuite demulriplexoare [ZB]

circuitele demultiplexoare DN{uX rea\tzeazd" operalia invers5" mul-tipl-ex[rii, adic5. infornia{ia de ia o linie de intraie 1 'este clistribuitlla 2 linii de iesire Lo; Lr, ...,.L2,._1;.-fig,ura 2.5, a. Selectarea legi"turiidorite, dintre inirare F; ;;i ai" i*iii" ?" iegite, ." *"irl"ra printr-uncuvint de cod cu lungirnea de nbili s,-rs,-z ... .srso. Tabe1ul di adevb'pi simbolul dercprezentare_pentru i-," nMiX t :a iint date in figvraz.5, b;t ?.5,, .:.,L^ ie;irea DNIUX se obtin toli termenii canonici "produs 'ai'r'ariabilelor de

'selectare^ inmul,tili t,t, n"iiubilu de intiare r fte^tiu,""ii'umai nivelul de sI)a.-s: gogte. implementa orice funclie to$ce a"ivariabile, sub forma FCD (relalia (2.s;; cu ajutorul otroi DM"ux t,2",daci,fa ic;irea a.cestuia termerrii .anonici ptbd,,s, existen.[i in tabc]ulluncfrei, sint introdusi intr-o poartd" SAU (nivelul de SAU se ataseazi{,r"_:*"liqr). circuitul integrit demultiplexor se gd.segt" i"

"uriairt"l"DML,T{ 1:t6.lcip, 1 :10/cip, i:s/cip, zx (i:8)icip. tititili"a it.rcturi inpalalel-s_aq in cascadd- se poatb &tinde'noi''etlul liniilor la ie;ire. cir-truitele MSI dernultiplexcaie existente au, in general, variabile de intrare;r de re;ire.active pe nivel coborit (in figura I.S, e;i2.5, d este reprczcn_tat un astfel de circuit impreun[ cu tibelul de adevri corespurizitor),

LoL1

rn001

1

0

01

1

Sn-1 So

o)

1

c00

.il 0

Fig. 2.5. Circuitul demultiplexor DMUX: a _ simbolul pentruDI\,IUX l:2 ; b, c - simbolul de reprezentare;i tabelul <ieade_vdr perrtru.DMUX l:B; d, e - tabetut, de selettare gi simbolul

. pentru un cip DMUX l: g

IIA,GISTRALA DE A

IIAGISTRALA DE CONTROL

Lo= I !2 51 5oL1=I 5251 SoLr=I SrSr S-^

L3=r sisi siLc=l SzSr soLs=l SzSt SoLo= I SzSt SoL7=l SzSi So

LoL1

'/olrCC(odreso sou coliioip€ moqistfolc de dcie

54* vezi $ 3:2

5F"

trntr-un sistr-rn cu ;rP dc-nlultiplexorui poate tri titilizat ca un cir-cuit clistribuitor sau peutru implementarea unei funclii FCD. Selecta-rea distribuitorului, 1a fel ca 9i tra MUX, se poate face printr-un cuvintpe nragistrala de adresare conjugat cu un semnal de control READ sa.u

|II|.ITE pentr:u oblinerea lui C S, iar cuvintul de seiectare S, .,, -so le apliclpe magisirala de date. Pentru implementarea unei funclii FCD estenecesar:i insumarea termeniXor canonici existenfi intr-un circuit SAUata;at dernultiplexorului. LTn alt circuit I{SI combina!,ional utii insinteza sisternelor pe baz| de uP este decodificatorul, DCD. Decodifi-catornl prezintS. tt,-rntriri (pe care se aplicl cei ra bili ai cuvintului decod) ;i rr, iegili (tn { 2"} i pentiu fiecare cuvint de cod seobline semnaltrogic-doar pe una din iesiri (se noteazS" cu DCD tt".Z). Deci, un DCDrealtzeazi pe fiecale din ie;iri un termen canonic proclus. Se poate de-duce c5. uri DCD este DMUX 1a care intrarea f este perrnanent la ununogic, figura 2.5, c. De fapt, demultipierorul este denumit tneori-;id,ecodifiiator. Cuvintul cie cod care se aplici la intrarea decodi{icatoruhii(cind f : 1) este tocrnai cuvintul de selectare S,-r...So.

Decodificatorul este utilizat in sistemele cu il"P pentru a transformarirre cur,int de adresi" intr--ul: semnal, care sI- sel.:cteze exclusiv uu singurpunct din sistem (acesta poate fi o localie de memorie, autorizareannui circuit sau periferic), tigura 2.6, a. Un anumit cuvint de adresarepoate fi transformat intr-un seulnal Ce seiectare exclusiv ;i prin inter-rnediul unei porli SI ale cirei intriri pot fi negate dupl necesjtate,figura 2.6, b. Aceeagi structuri poate fi modificati, inseriind pe fiecare

intrare citc- nn cotni-rtator cu doul pozi{ii perltru stlectarea oricSruir:uvint de adresare din cele 2" posibile, {igura 2.6, c. lir lipsa comuta-toarelor cu doui pozilii se pot utitiza si cele cu o singuri pozi{ie, ca iniigura ?.6,d; un-comutatol deschis lasi intrarea respectiv1 in aer,tlleci valoarea iogicl este 1.

Tot -"ub formi. de circuit IISI existS. ;i cir-cuitul coCifi,cator carerealizeazl funcfia inr,ers[ a unui decodificator. Circuitul codificatorprezinti ce1 mdlt 2'' intr5:ri, iar Ia ie;ire 7, borne, fiecare intrare cores-

irunde unui anumit numir de ordine. La apiicarea unui semnal logic-pe o intrare se obline la ie;ire un cuvint de n' bili, care reprezintl codulintrirrii activate. Codi,f icatou.ele pt,ioritale, spre deosebire de cele nor-:naie, realizeazi" Ia ieiire doar codul intrS-rii celei mai prioritare chiarclac5. sint actirrate sirnultan mai multe intrlri. Ca exemplificare se varrlezenta circuitul codificator priolitar' '/ 4148 a cirrui iogici_de_funcfic-rare este redati in tabelul 2.1. Dispune cie opt intriri 0,1'2, -..'7(active._pe_zeij) a ciror prioritate cre,ste cu valoarea numlrului ;i treiicsiri 7i, Tr,V, (a9tr_r.-e_Qt p. zero). I)e exemplu, daci se activeazd'

:.iinnltan intrlrile a, i, q,6 ia iegire se obline cur'lntu1 Yz:0, Yr : 0,

Y'r,: l, care coresprincie intririi celei mai pr-ioritare 6. circuitul pre-

zinti o intrare de validare E1 ;i inc5. dou5" ie;iri supiimentare GS, EO-

I1lirea GS devine actir'[ {0) atunci cind cel pulin una din intrlrile de

rl;itt este acti'..at5", tat EO der-ine 0 atunci cind toate intririle de date

sint inactir-e. trelirea EO este neccsat'[, atunci cind pentru extensie se

f oltec.teazi in paraicl ilai multe circuite codi{icatoale, .penjru validarear:irciiitului cat^e are intrlri de date cu prioritate mai rnicl. Circuitulcodific.ator prioritar este foiosit pentru realizarea sistemelor de intre-r-gueri multiple, figura 6.19. \ticroprocesorul I'a lispunde, din numirul,i.e'cereri de servile, activate sirnultan, doar la cererea formulati deperifericul car:e are prioritatea maximir.

TabeIuI 2.1

Tahelutr de funclionare a circuitutrui codificator prioritar ?4148

INTRARI rE9iRI

0

senlar[e aeseleclr-:e

'.a,'e:J:1.-ak*rf :

set'nltc i @selectore

Fi,g. 2.6. Posibilitifi de decodificare a unui cuvlnt de adre-sare: rr - cu ajutorul unui circuit decodilicator; 0 - cu poart[SI; c - cu poart[ SI prin prescrierea crrvlntului de adresare;d - prin circuit de coincidenfi realizat cu porfi SAU EX-

CLUSIV gi prescrierce cuvtqtului de adresa.ro

12 6

XI

X0

5

XI

X0

1

XI

XXX0

i,i-i*tlxt:_1.,lolrlrIrI

-t-71", EO

I0

X1

XXXXX

>i

IXXXXX

I000000000

1

xXXXX0II

XI0

II0000

c)

00000000

L

x ixx 100lli

II

56 8?

2.3. Cireuite de r*nernonie

cilcuitele de memorie, privite ca structuri care pot irnplernentafunclii logice sub forma FCD, se incadreazi- tot in clasa'circuit6lor corzr-bina{ionaie (de;i unele au in structurile ior celule care sint circuite sec-venliale). Din pulct de vcdeie al utilizdrii, ca elemente cornponenteintr-un :i.tTn.tg baz[ <ie pP, circuitele de memorie sint fie Ce tip RO],I,fie de tip RAt\l

2.3.1. Memorii ROMMemoriiie semiconductoare numai de citire, ROM (Read Onii-

Memory). sint foiosite doar pentru citirca informa{iei (inscriid. arricriorjinformafie ce este rezident6 permanent in cadrutr sistemului. pentrurealizarea rezidenlei .permanente,.memoria Roi\{ trebuie si. fie de tipnevolatil, adic5. ia pierderea tensiunii informatia nu se clistruge.

structural, un circuit RoM se prezinti sub forma unei"matricede dimensiunc ,4 linii-si zz coloane, in-fiecare nod aI matricei (in.{.crsec,lia unei linii cu o coloanl) este memorat un bit, deci capacitatea dememorare a circuitului fiind Axm biii, figura 2.1. Liniite matricel9+\2.-\ sint activate de c5.tle cele Z', ie;iri ile unui decodificator, iarintrS.rile acestuia sint conectate 1a cei n bili ai magistr-alei de aciresarE4n-y A,-r,.... AL,,46. Coloanerle matricei sint conecltate Ia magistralade date prin intermediul unor amplificatoare TSL a c5ror comindl seoblin-e de la magistraia de control a sisterhului.

In general, informalia este stocati, sub forma unui cuvint cu lun*gi_mea de m bili, deci ocup5" o linie intreagi a matricei. Numirur cieadrese, deoarcce liniile sinf egale cu iegirile"decodificatorului, este tot-deauna o put-ere alui2 (24: 16,Zb : iZ,Zu:64,27 : lZE,28 :256,2e : 51,2, zto : 1024, Ztt : 2048, Zr2 : 4096, ..., 216 : 65536). Pen-

tru un numlr de 1024(:210; adrese existS. exprimarea un Kilo (1K).

aceasti forrn5" se exprimi doar nrrmS.iul de-adrese,nu Si capacitateg

-nee-Eoriei, de aceea se adaugS" gi_ lungimea cuvintului, {e. gxemne-Eoriei, de aceea se adaugS" gi lungimea cuvintului, de exemplu:lKx1 (are capacitatea:1021 bi!i) ; 4Kxl (:a096 bi!i); lKx8notat ;i 1KB (:8192 biii, un Kilo bait).

La apl.ica"rea unui cu-"'int de adiesale se obfine un serrlnai logic unucioar la o singurl iegire a clecodificatorului care va selecta linia (adresa)corespunzS.toare a rnairicei. Pe iinia selectatS. in nodurile in care existltranzjstoare, acestea intri in conduciie, coloana (de bit) este legat[ iamasl, deci potenlial logic "0", iar in nodurile in care iru existS. tranzis-toare coloana de bit rimine la potenlial iogic,,1". Bitii cuvintului in-scri;i pe iinia (locafia) adresatl_ sint aplicali prin intermediul unoramplificatoare inversoare tip TSL pe magistrala de date. Deci intr-otocalie bilii 1 ai cuvintului inscris necesiti existenla unor tranzistoarein nodurile respective, iar bilii 0 lipsa tranzistoarelor. Ca semnal OE

pentru vaiiddrea amplificatoarelor TS-L se va utiliza s.emnalul RTAD-de pe magistrala de date a sistemului. Fentru ca circuitul de memories5" poati fi selectat, in cazu-l cind modulul de memorie este format dinmai rirulte astfel de circuite, este necesarS. ;i o bornl de selectare cir-cuit, CS. Aceste doul funcfiuni, CS ,i OE, pcntru a mic;ora numlrulde pini la cip, sint luate impreunS";i scoase la un singur pin cu simboluleS sau OE, ca in figura 2.7,b. Dar, in acest caz, acest singur semnaL

pentru eS tdEl trebuie si se obtinl, printr-o logicS. exterioar5. cipului,prin conjunclia semnalelor READ ;i de selectare (din adresa) emise'd.e microprocesor.

Modul cum se conecteazl un circuit de memorie RO]VI la magistra-Lele unui sistem rezulti din figura 2.8, a, iar secvenla de citire este datS'in figura 2.8, b. In general, in logica (exterioari) de oblinere a semna-

lului de selectare CS se folosesc bilii cei mai semnificativi de pe magis-trala de adrese, de exemplu An-t:0. Pentru o memorie ROM se defi-ncgte timful, de acces, 1r"", ca intb,rvalul dS timp djn.nlomenjgl apJicdriicuvintdii de a&est pe rnasisfraia de-adtes415: pini" in momentul cind

n punc forma FCD

l'1 o

$rIAsDiFn.'A;

T1

Ao(rcIL5oTARTAEL

t,j DAE

SDTRRELtr

MAGISTRALADE CONTRCL

I

L\ul

Fig. 2.7. Memorii semi-conductoare ROM: a - sche-md de principiu a unuicircuit ROM; b-schemi.bloc de reprezeltare a unuii

circuit ROM

circuitul de memorie realizeazla nivelul de SI, prin intermediul decodi-ficatorului care are Ia ie;irea sa toli termenii canonici produs ai varia-biielor de adresare, iar nivelul de SAU se obline prin programarea nodu-rilor de pe o coloanl a matricei. De exemplu, in_figura 23,.a la-iesireade pe c6loana (sau linia magistralei de date) D,,-1 Se obline funcfialcrgiii de n variabile cu urm[torii termeni procius:

D*-r: Po I Pt * ... Pz"-r,iar Pe coloana lui D1 :

Dr: Pr* ...Pzn-r.

58, 59