8/8/2019 LM568E_6[1].B

http://slidepdf.com/reader/full/lm568e61b 1/2

BLOCK DIAGRAM

- 10 -

   P  o  w  e  r   P  a  r   t

   D   C   /   D   C

   C  o  n  v  e  r   t  e  r

   (   L   4   9   7   3   )

   1   2   V

   S   T   5   V

   S   T   5   V

   E   E   P   R   O   M

   2   4   W   C   0   8

   A   D   C   /   P   L   L   /   S  c  a   l  e  r

   (  g  m   Z   A

   N   1   )

   (   M   I   C   O   M   )

   (   M   T   V   2   1   2   M

   S   6   4   I   )

   S  w   i   t  c   h

   F   D   C   6   3   2   5   L

   S  w   i   t  c   h

   F   D   C   6   3   2   5   L

   S  c   h  m

   i   t   t   T  r   i  g  g  e  r

   (   7   4   H

   C   T   1   4   )

   R   G

   B

   H .   V

   D  -   S  u   b

   1   5   P

   D   D

   C

   C  o  n   t  r  o   l

   D   C   J  a  c   k

   S   C   L

   S   D   A

   C   O   N

   1   0   P

   I  n  v  e  r   t  e  r

   3 .   3   V   D

   3 .   3   V_

   P   L

   M  o   d  u   l  e   P  o  w  e  r

 

   3 .   3

   V

   3 .   3   V_   P

   L

   3 .   3   V   D

   S   T   5   V

   R   G   B

   3 .   3   V_

   A   D

   R  e  g  u   l  a   t  o  r

   B   A   0   3   3

   R  e  g  u   l  a   t  o  r

   B   A   0   3   3

   R  e  g  u   l  a   t  o  r

   B   A   0   3   3

   3 .   3   V_

   A   D

  +   3 .   3   V

   H  e  a   d  p   h  o

  n  e

   M   I   C

   I  n

   M   I   C   O  u   t

   A  u   d   i  o   I  n

   A  u   d   i  o

   P  r  o  c  e  s  s  o  r

   (   T   D   A   7   4   4   9   )

   A  u   d   i  o   A  m  p

   (   T   D   A   7   4   9   6   L   )

   S   C   L

   S   D   A

   7   8

   M   0   8

   8   V   A

   1   2   V

   1

   2   V   (   A  u   d   i  o   B   /   d   )

   A  u   d   i  o   M  u   t  e

   (   A  u   d   i  o   B   /   d   )

   C   O   N  5   P

   1   2   V

   G   N   D

   S   C   L

   S   D   A

   A  u   d   i  o

   M  u   t  e

   1   2   V

   A  u   d   i  o   M  u   t  e

   L   C   D

   I  n   t  e  r   f  a  c  e

   2   0   P   i  n

   C  o  n  n  e  c   t  o  r

   (   1   2   5   0   7   W   R  -   2   0   P   )

   L   V

   D   S

   (   L   V   D

   S   8   3   )

   R   I   N

   R   C   L   K

   R  e  g  u   l  a   t  o  r

   B   A   0   3   3

   H  s  y  n  c   2

   V  s  y  n  c   2   H

  s  y  n  c   2

   V  s  y  n  c   2

   H  s  y  n  c  m

   V  s  y  n  c  m

  +   3 .   3   V

   C   O   N  5   P

   T  o   A  u   d   i  o   B   /   d

   M  a   i  n   B   /   d

   A  u   d   i  o   B   /   d

8/8/2019 LM568E_6[1].B

http://slidepdf.com/reader/full/lm568e61b 2/2

DESCRIPTION OF BLOCK DIAGRAM

- 11 -

1. Scaler One chip IC(GMZAN1, U3)

GMZAN1 (U3) is one chip IC which it supports four internal function blocks of Video Amp, PLL,

A/D converter and Video processor.

Video signal (0.7Vp.p) clamped through C44, 45, 191 with matching IC’s proper cut off voltage.

This signal is processed as a proper 8 bit digital signal by U3’s amplifying, phase locking, A/D converting,

and scaling operations.

U3 generates Clock, Horizontal and Vertical sync, Data Enable signals as LCD Panel’s input signals.

2. System Controller (Microprocessor) Circuit.

1) Microprocessor (U4) distinguishes polarity and frequency by calculating horizontal and vertical sync input

from signal source.

2) Microprocessor (U4) carries out power control by sending power-down trigger signal to each IC.

3) Microprocessor (U4) communicates with EEPROM (U1), and GMZAN1 (U3)

through IIC(2 lines) or 6 bit bus line. It makes all devices operated properly.

4) Microprocessor (U4) let User adjust screen by OSD function.

3. DC/ DC Converter.

This circuit supplies DC power for each device needing DC voltage of 3.3VD, 3.3V_AD, 3.3V_PL, Module Power 3.3Vand 5VS.

L4973D5.1(U13) , the DC/DC controller IC converts input 12Vdc into 5VS and 3.3Vdc with peripheral circuit

composed of Inductor (L11), condensing components (ZD5, C72), and Regulators(U2, U7, U24,U30).

MODPWR(3.3V) for LCD module power is switched by U12, switching FET, controlled by Microprocessor.

3.3VD, 3.3V_AD, and 3.3V_PL for GMZAN1 (U3) and 3.3V for LVDS (U9) are switched by U5, switching FET,

controlled by Microprocessor for Power saving.

4. Display Data Transmitter Part (LVDS).

This part transmit digital signal from the Scaler to the receiver of module.

5. Audio Part (TDA7449,TDA7496L)

In This Circuit, Audio Processor(TDA7449) Which is Controlled by Microprocessor(U4) adjust

volume/treble/bass/balance of Audio signal which come from PC.

The Signal come from TDA7449 is amplified by TDA7496L. The final output signal is output through speaker.