max 10 ユーザー・フラッシュ・メモリ・ ユーザー …...• utilizing the user flash...
TRANSCRIPT
MAX 10 ユーザー・フラッシュ・メモリ・ユーザー・ガイド
Quartus Prime Design Suiteのための更新 16.0
更新情報
フィードバック
UG-M10UFM2016.05.02
101 Innovation DriveSan Jose, CA 95134www.altera.com
目次
MAX 10ユーザー・フラッシュ・メモリの概要............................................ 1-1
MAX 10 UFMのアーキテクチャと機能.......................................................... 2-1UFMと CFMのアレイ・サイズ........................................................................................................... 2-1UFMメモリ構成マップ...........................................................................................................................2-2UFMのブロック図....................................................................................................................................2-3UFM動作モード........................................................................................................................................2-5
MAX 10 UFMデザインの考慮事項.................................................................. 3-1ガイドライン：電源要件........................................................................................................................ 3-1ガイドライン：JTAGを用いる UFMのプログラミングおよび読み出し................................3-2ガイドライン：UFMの内容の初期化................................................................................................ 3-2ガイドライン：プログラミング前の消去......................................................................................... 3-2
MAX 10 UFM実装ガイド.................................................................................. 4-1アルテラ・オンチップ・フラッシュ IPコア................................................................................... 4-1UFM Avalon-MM動作モード................................................................................................................. 4-1
UFMステータスおよびコントロール・レジスタ読み出し............................................. 4-1UFMコントロール・レジスタ書き込み................................................................................ 4-2UFMプログラミング（書き込み）動作................................................................................ 4-2UFMセクタ消去動作................................................................................................................... 4-4UFMページ消去動作................................................................................................................... 4-5UFM読み出し動作........................................................................................................................4-6UFMバースト読み出し動作...................................................................................................... 4-8
フラッシュ初期化ファイル..................................................................................................................4-13
アルテラ・オンチップ・フラッシュ IPコアの参考資料............................. 5-1アルテラ・オンチップ・フラッシュのパラメータ........................................................................5-1アルテラ・オンチップ・フラッシュの信号..................................................................................... 5-3アルテラ・オンチップ・フラッシュのレジスタ ............................................................................ 5-5
MAX 10 ユーザー・フラッシュ・メモリ・ ユーザー・ガイドのアーカイブ .................................................................................................................... A-1
目次-2
Altera Corporation
MAX 10ユーザー・フラッシュ・メモリ・ユーザー・ガイドの改訂履歴 B-1
目次-3
Altera Corporation
MAX 10ユーザー・フラッシュ・メモリの概要 12016.05.02
UG-M10UFM 更新情報 フィードバック
アルテラ® MAX® 10の FPGAは、不揮発性情報を格納するユーザー・フラッシュ・メモリ（UFM）ブロックを提供します。
UFMは、Avalon-MM（Avalon Memory Mapped）スレーブ・インタフェースを使用して UFMにアクセスできる理想的なストレージ・ソリューションです。また、UFMブロックには、以下に示す特性があります。
特性 能力
耐久性 10,000 回以上のプログラム/消去データ保持期間 (10,000 回のプログラム/消去後)
• 85 ºCで 20年間• 100 ºCで 10年間
最大動作周波数 • シリアル・インタフェース• 10M02,10M04, 10M08, 10M16, 10M25: 7.25 MHz• 10M40, 10M50: 4.81 MHz
• パラレル・インタフェース• 10M02: 7.25 MHz• 10M04, 10M08, 10M16, 10M25, 10M40, 10M50: 116 MHz
データ長 最大 32ビット長のデータをパラレルで格納
関連情報• Utilizing the User Flash Memory (UFM) on Max 10 Devices with a Nios II Processor• Putting Altera MAX Series in Hibernation Mode Using User Flash Memory• 6-1ページの MAX 10 ユーザー・フラッシュ・メモリ・ ユーザー・ガイドのアーカイブ前バージョンのアルテラのオンチップ・メモリ IPコア向けのユーザー・ガイドのリストを提供します。
© 2016 Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus and Stratix words and logosare trademarks of Intel Corporation in the US and/or other countries. Other marks and brands may be claimed as the property of others. Intel warrantsperformance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to makechanges to any products and services at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of anyinformation, product, or service described herein except as expressly agreed to in writing by Intel. Intel customers are advised to obtain the latest version ofdevice specifications before relying on any published information and before placing orders for products or services.
ISO9001:2008登録済
www.altera.com101 Innovation Drive, San Jose, CA 95134
MAX 10 UFMのアーキテクチャと機能 22016.05.02
UG-M10UFM 更新情報 フィードバック
MAX 10デバイスの UFMアーキテクチャは、ソフト IPとハード IPの組み合わせです。UFMへのアクセスは、 Quartus® Primeソフトウェアでアルテラ・オンチップ・フラッシュ IPコアを用いてのみ可能です。
UFMと CFMのアレイ・サイズ各アレイは様々なセクタにより構成されています。セクタは、多数のページを収容しています。ページは、フラッシュ・メモリで一度に消去可能な最小単位です。それぞれのセクタあるいはページを個別に消去することができます。アルテラのオンチップ・フラッシュ IPコアは、コンフィギュレーション・フラッシュ・メモリ（CFM）へのパラメータ・エディタでの設定に基づくアクセスも提供します。
表 2-1: UFMと CFMのアレイ・サイズ
以下の表に、UFMと CFMのアレイ・サイズをリストします。
デバイス
セクタあたりのページ数ページ
・サイズ
（Kb）
ユーザー・フラッシュ・メモリ・サイズ合計（Kb） (1)
コンフィギュレーション・メモリ・サイズ合計（Kb）(1)
UFM1 UFM0 CFM2
(イメージ2)
CFM1
(イメージ 2)
CFM0
(イメージ 1)
10M02 3 3 0 0 34 16 96 544
10M04 0 8 41 29 70 16 1,248 2,240
10M08 8 8 41 29 70 16 1,376 2,240
10M16 4 4 38 28 66 32 2,368 4,224
10M25 4 4 52 40 92 32 3,200 5,888
10M40 4 4 48 36 84 64 5,888 10,752
10M50 4 4 48 36 84 64 5,888 10,752
(1) 選択したモードに依存する、指定可能な最大値です。
© 2016 Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus and Stratix words and logosare trademarks of Intel Corporation in the US and/or other countries. Other marks and brands may be claimed as the property of others. Intel warrantsperformance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to makechanges to any products and services at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of anyinformation, product, or service described herein except as expressly agreed to in writing by Intel. Intel customers are advised to obtain the latest version ofdevice specifications before relying on any published information and before placing orders for products or services.
ISO9001:2008登録済
www.altera.com101 Innovation Drive, San Jose, CA 95134
UFMメモリ構成マップアドレスの割り当て手法はアルテラ・オンチップ・フラッシュのパラメータ・エディタで指定したコンフィギュレーション・モードによって異なります。以下の表に、さまざまなコンフィギュレーション・モードと MAX 10のタイプに基づく、動的なUFMサポートを示します。
表 2-2: ダイナミック・フラッシュ・サイズ・サポート：フラッシュおよびアナログ・タイプ
コンフィギュレーション UFM1 UFM0 CFM2
(イメージ 2)
CFM1
(イメージ2)
CFM0
(イメージ 1)
デュアル圧縮イメージ UFM空間 UFM空間 — — —
シングル非圧縮イメージ UFM空間 UFM空間 UFM空間 — —
シングル圧縮イメージ UFM空間 UFM空間 UFM空間 UFM空間 —
メモリ初期化を伴うシングル非圧縮イメージ
UFM空間 UFM空間— — —
メモリ初期化を伴うシングル圧縮イメージ
UFM空間 UFM空間— — —
表 2-3: ダイナミック・フラッシュ・サイズ・サポート：コンパクト・タイプ
コンフィギュレーション UFM1 UFM0 CFM2
(イメージ2)
CFM1
(イメージ2)
CFM0
(イメージ 1)
デュアル圧縮イメージ 使用できませんシングル非圧縮イメージ UFM空間 UFM空間 — — —
シングル圧縮イメージ UFM空間 UFM空間 — — —
メモリ初期化を伴うシングル非圧縮イメージ
使用できません
メモリ初期化を伴うシングル圧縮イメージ
使用できません
2-2 UFMメモリ構成マップUG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFMのアーキテクチャと機能
フィードバック
UFMのブロック図以下に、アルテラ・オンチップ・フラッシュ IPコア・ブロック図のトップ・レベル・ビューを示します。アルテラ・オンチップ・フラッシュ IPコアは、 MAX 10FPGA向けにパラレル・インタフェースとシリアル・インタフェースのどちらもサポートしています。
図 2-1: アルテラ・オンチップ・フラッシュ IPコアのブロック図
UFM Block Interface
Avalon-MM Slave Controller(Control)
Control Register
Status Register
altera_onchip_flash
Avalon-MM Slave Serial Controller
(Data)SerialParallel
Avalon-MM
Avalon-MM Slave Parallel Controller
(Data)
Avalon-MM Avalon-MM
この IPブロックは、2つの Avalon-MMスレーブ・コントローラを有します。• データ — フラッシュへの読み出しとプログラミングのアクセスを提供する UFMブロックのラッパー
• コントロール — フラッシュ向けの CSRおよびステータス・レジスタであり、プログラミングと消去動作にのみ必要とされる
以下の図に、読み出しおよびプログラミング（書き込み）動作時の Avalon-MMインタフェースの詳細な概要を示します。
UG-M10UFM2016.05.02 UFMのブロック図 2-3
MAX 10 UFMのアーキテクチャと機能 Altera Corporation
フィードバック
図 2-2: パラレル・モードでのアルテラ・オンチップ・フラッシュ IPコアでの Avalon-MMスレーブの読み出しおよびプログラミング（書き込み）動作
以下の図に、 MAX 10デバイスのパラレル・モードでの標準的なインタフェースを示します。
Avalon-MM SlaveParallel Controller
(Data)
Avalon-MM SlaveController(Control)
Control Register
Status Register
altera_onchip_flash
UFMBlock
Interface
UFMBlock I/F
clockreset_n
addr[x:0]readreaddata[31:0]writewritedata[31:0]waitrequestreaddatavalidburstcount[x:0]
clockreset_n
addrreadreaddata[31:0]writewritedata[31:0]
read
write
read/write
read
internal
internal
external
external
注意: 10M02を除く全てのデバイスのパラレル・モードでの最大周波数は 116 MHzです。10M02デバイスの最大周波数は 7.25 MHzです。
図 2-3: シリアル・モードでのアルテラ・オンチップ・フラッシュ IPコアでの Avalon-MMスレーブの読み出しおよびプログラミング（書き込み）動作
以下の図に、 MAX 10デバイスのシリアル・モードでの標準的なインタフェースを示します。
Avalon-MM SlaveSerial Controller
(Data)
Avalon-MM SlaveController(Control)
Control Register
Status Register
altera_onchip_flash
UFMBlock
Interface
UFMBlock I/F
clockreset_n
addr[x:0]readreaddatawritewritedatawaitrequestreaddatavalidburstcount[x:0]
clockreset_n
addrreadreaddata[31:0]writewritedata[31:0]
read
write
read/write
read
internal
internal
external
external
以下の図に、読み出し専用動作時の Avalon-MMインタフェースの詳細な概要を示します。
2-4 UFMのブロック図UG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFMのアーキテクチャと機能
フィードバック
図 2-4: パラレル・モードでのアルテラ・オンチップ・フラッシュ IPコアでの Avalon-MMスレーブの読み出し専用動作
Avalon-MM SlaveParallel Controller
(Data)
altera_onchip_flash
UFMBlock
Interface
UFMBlock I/F
clockreset_n
addr[x:0]readreaddata[31:0]waitrequestreaddatavalidburstcount[x:0]
図 2-5: シリアル・モードでのアルテラ・オンチップ・フラッシュ IPコアでの Avalon-MMスレーブの読み出し専用動作
Avalon-MM SlaveSerial Controller
(Data)
altera_onchip_flash
UFMBlock
Interface
UFMBlock I/F
clockreset_n
addr[x:0]readreaddatawaitrequestreaddatavalidburstcount[x:0]
UFM動作モードUFMブロックには以下の動作モードがあります。• 読み出し• バースト読み出し• プログラミング（書き込み）• セクタ消去• ページ消去• セクタ書き込み保護動作の読み出しと制御のために、アルテラ・オンチップ・フラッシュのパラメータ・エディタで、以下のアクセス・モードのいずれかを選択します。
UG-M10UFM2016.05.02 UFM動作モード 2-5
MAX 10 UFMのアーキテクチャと機能 Altera Corporation
フィードバック
• Read and write（プログラミング）モード — このモードではデータとコントロール両方のスレーブが有効。このモードは UFMセクタと CFMセクタのどちらにも適用できる。
• Read only — このモードではデータ・スレーブのみが有効であり、読み出し動作だけに制限される。このモードは UFMセクタと CFMセクタのどちらにも適用できる。
• Hidden — このモードでは読み出しあるいはプログラミング（書き込み）動作はできない。このモードは CFMセクタにのみ適用できる。
以下の表にパラレル・モードとシリアル・モードの比較を示します。
表 2-4: パラレル・モードとシリアル・モードの比較
内容 パラレル・モード シリアル・モード
Avalon-MMデータ・インタフェース 32ビット・データ・バスのパラレル・モード
32ビット・ベースのバースト・カウントのシリアル・モード
アクセス・モード • Read and write• Read only• Hidden
• Read and write• Read only• Hidden
読み出しモード • インクリメント・バースト読み出し
• ラッピング・バースト読み出し
インクリメント・バースト読み出しのみ
プログラミング（書き込み）動作 シングル 32ビット・パラレル・プログラミング動作
シングル 32ビット・シリアル・プログラミング動作
2-6 UFM動作モードUG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFMのアーキテクチャと機能
フィードバック
MAX 10 UFMデザインの考慮事項 32016.05.02
UG-M10UFM 更新情報 フィードバック
デザインを成功に導くには、何点かの考慮すべき事項があります。特に注記のない限り、これらのデザイン・ガイドラインはこのデバイス・ファミリのすべてのバリアントに適用されます。
ガイドライン：電源要件UFMおよび CFM動作時には、電源下降の最大スルー・レート要件を必ず守ってください。この設定は、万が一電源が喪失した場合にデバイスが損傷することを防止します。
表 3-1: 最大スルー・レート要件
デバイス 最大スルー・レート
シングル電源デバイス 0.073V/µs
マルチ電源デバイス 0.023V/µs
<0.023V/µs
Multi-Supply Device
2.5V
0V
<0.073V/µs
Single-Supply Device
0V
3.3V
© 2016 Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus and Stratix words and logosare trademarks of Intel Corporation in the US and/or other countries. Other marks and brands may be claimed as the property of others. Intel warrantsperformance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to makechanges to any products and services at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of anyinformation, product, or service described herein except as expressly agreed to in writing by Intel. Intel customers are advised to obtain the latest version ofdevice specifications before relying on any published information and before placing orders for products or services.
ISO9001:2008登録済
www.altera.com101 Innovation Drive, San Jose, CA 95134
ガイドライン：JTAGを用いる UFMのプログラミングおよび読み出しIEEE規格 1149.1バージョンの JTAGインタフェースを使用して UFMをプログラミングできます。JTAGインタフェースは、.jam（Jam™ STAPL（Standard Test and Programming Language）FormatFile）、.pof（Programmer Object File ）、および.jbc（JAM Byte Code File）をサポートしています。
Quartus Prime Programmerを使用して、JTAGインタフェースを介して.pofをプログラミングすることができます。フラッシュに.pofをプログラミングするには、以下の手順を実行します。1. Programmerウィンドウで Hardware Setupをクリックし、USB Blasterを選択します。2. Modeリストで JTAGを選択します。3. 左側のペインで Auto Detectをクリックします。4. プログラミングするデバイスを選択し、Add Fileをクリックします。5. 選択したデバイスにプログラミングする.pofを選択します。6. Program/Configureカラムで UFMを選択します。7. Startをクリックしてプログラミングを開始します。.jamまたは.jbcによるプログラミングについては、アプリケーション・ノート Using theCommand-Line Jam STAPL Solution for Device Programmingを参照してください。
関連情報AN 425: Using the Command-Line Jam STAPL Solution for Device Programming
ガイドライン：UFMの内容の初期化アルテラのソフトウェアを使用して UFMの内容を初期化できます。初期メモリ内容は、.mif（Memory Initialization File）および.hex（Hexadecimal (Intel-Format)File）をサポートしています。以下のいずれか 1つの方法を用いて UFMの内容を初期化できます。• アルテラ・オンチップ・フラッシュ IPコアにより初期メモリ内容をセットする• .sofを.pofに変換する際に、 Quartus Primeソフトウェアの Convert Programming Fileツールにより初期メモリ内容をセットする
ガイドライン：プログラミング前の消去プログラミング（書き込み）動作を行う前にはフラッシュ内の保存位置を消去してください。
3-2 ガイドライン：JTAGを用いる UFMのプログラミングおよび読み出しUG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFMデザインの考慮事項
フィードバック
MAX 10 UFM実装ガイド 42016.05.02
UG-M10UFM 更新情報 フィードバック
関連情報• Utilizing the User Flash Memory (UFM) on Max 10 Devices with a Nios II Processor• Putting Altera MAX Series in Hibernation Mode Using User Flash Memory
アルテラ・オンチップ・フラッシュ IPコアアルテラ IPコアのデザイン・フローは、あらゆるアルテラ IPコアの使用開始に役立てることができます。アルテラ・オンチップ・フラッシュ IPコアのインストールは、 Quartus Primeのインストール・プロセスに含まれています。ユーザーは任意の IPコアをライブラリから選択し、パラメータ化できます。アルテラが提供する統合されたパラメータ・エディタにより、多様なアプリケーションをサポートするためにアルテラ・オンチップ・フラッシュ IPコアをカスタマイズすることが可能です。パラメータ・エディタの案内にしたがうと、一通りのパラメータ値の設定およびオプショナル・ポートの選択ができます。関連情報Introduction to Altera IP Coresアルテラの IPコアについて詳しい情報を提供します。
UFM Avalon-MM動作モードUFM動作モードは、Avalon-MMインタフェースを使用します。
UFMステータスおよびコントロール・レジスタ読み出しAvalon-MMコントロール・スレーブ・インタフェースを介して、コントロール・レジスタの値にアクセスすることができます。
© 2016 Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus and Stratix words and logosare trademarks of Intel Corporation in the US and/or other countries. Other marks and brands may be claimed as the property of others. Intel warrantsperformance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to makechanges to any products and services at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of anyinformation, product, or service described herein except as expressly agreed to in writing by Intel. Intel customers are advised to obtain the latest version ofdevice specifications before relying on any published information and before placing orders for products or services.
ISO9001:2008登録済
www.altera.com101 Innovation Drive, San Jose, CA 95134
図 4-1: ステータスおよびコントロール・レジスタ読み出し
以下に、ステータスおよびコントロール・レジスタ読み出しのタイミング図を示します。
clock
addr
value
address
read
readdata
コントロール・レジスタを使用するには、read信号をアサートし、コントロール・スレーブ・アドレスにコントロール・レジスタのアドレスを送信します。フラッシュ IPコアは、その後に readdataバスを介してレジスタの値を送信します。
UFMコントロール・レジスタ書き込みAvalon-MMコントロール・スレーブ・インタフェースを介して、コントロール・レジスタの値をプログラミングする（書き込む）ことができます。
図 4-2: コントロール・レジスタ・プログラミング（書き込み）
以下に、コントロール・レジスタ・プログラミングのタイミング図を示します。
clock
addr
value
address
write
writedata
コントロール・レジスタのプログラミングをするには、write信号をアサートします。フラッシュ IPコアは、その後にアドレス 0×01（コントロール・レジスタ）と writedata（レジスタ値）を送信し、スレーブ・インタフェースをコントロールします。
UFMプログラミング（書き込み）動作UFMは、シングル 32ビットのプログラミング（書き込み）動作を提供します。
4-2 UFMコントロール・レジスタ書き込みUG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFM実装ガイド
フィードバック
UFMプログラミング動作を行うには、以下のステップを実行します。1. 書き込み保護モードを無効にします。Avalon-MMコントロール・インタフェースを介して、データのセクタ内の書き込み保護レジスタに 0を書き込みます。
2. Avalon-MMデータ・インタフェースを介して以下のデータをフラッシュにプログラミングします。• アドレス：適正なアドレス（Avalon-MMアドレス・マップより）• データ：ユーザー・データバースト・カウントを 1（パラレル・モード）または 32（シリアル・モード）にセットします。
3. フラッシュ IPコアは、プログラミング動作の進行中はステータス・レジスタの busyフィールドを 2'b10にセットします。
4. 動作が順調であれば、フラッシュ IPコアは、ステータス・レジスタの書き込み成功フィールドを 1'b1、すなわち書き込み成功にセットします。フラッシュ IPコアは、以下のいずれかの状態が生じると、ステータス・レジスタの書き込み成功フィールドを 1'b0（失敗）にセットします。• バースト・カウントが 1（パラレル・モード）または 32（シリアル・モード）に等しくない
• 与えられたアドレスが範囲から外れている• 対応するセクタのセクタ保護モードまたは書き込み保護モードがクリアされていない（値が 1'b0ではない）
5. プログラミング動作を続けて実行する必要がある場合は、前のステップを繰り返します。6. プログラミング動作が完了した時点で、書き込み保護モードを有効に戻す必要があります。
Avalon-MMコントロール・インタフェースを介して、対応するセクタの書き込み保護レジスタに 1を書き込みます。注意: 各書き込みの後にはステータス・レジスタを確認し、プログラミング動作が成功した
こと（書き込み成功）を確認します。
UG-M10UFM2016.05.02 UFMプログラミング（書き込み）動作 4-3
MAX 10 UFM実装ガイド Altera Corporation
フィードバック
図 4-3: パラレル・モードでのプログラミング動作以下に、パラレル・モードでのデータ書き込みのタイミング図を示します。
clock
1
data
Writeaddressto UFM
addr
UFM ResetMin 250 ns
address
write
burstcount
writedata
waitrequestUFM Programming
Max 305 µsTypical 102 µs
Min 34 µs
図 4-4: シリアル・モードでのプログラミング動作以下に、シリアル・モードでのデータ書き込みのタイミング図を示します。
clock
addraddress
waitrequest
burstcount 32
writedata
write
31 30 29 28 27 26 25 56 4 3 2 1
Write address to UFM Serial Write 32 bits Datato UFM (32 Cycles)
UFMセクタ消去動作セクタ消去動作により、UFMをセクタごとに消去できます。UFMセクタ消去動作を行うには、以下のステップを実行します。
4-4 UFMセクタ消去動作UG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFM実装ガイド
フィードバック
1. 書き込み保護モードを無効にします。Avalon-MMコントロール・インタフェースを介して、セクタ内の書き込み保護レジスタに 0を書き込みます。
2. セクタ消去の位置を選択するために、適切なビットをコントロール・レジスタに書き込みます。フラッシュ IPコアがセクタ消去アドレスを格納し、セクタ消去動作を開始します。注意: IPコアは、IDLE状態のとき、つまりステータス・レジスタの busyフィールドが 2’b00
であるときのみセクタ消去アドレスを受け入れます。IPコアがビジー状態であれば、セクタ消去アドレスを無視します。
3. 消去動作の進行中は、フラッシュ IPコアはステータス・レジスタの busyフィールドを 2’b01
にセットします。4. データ・インタフェースから読み出しまたは書き込みコマンドを新たに受信すると、フラッシュ IPコアは、waitrequest信号をアサートします。
5. フラッシュ IPコアがセクタを消去します。セクタ消去動作が完了すると、フラッシュ消去の物理的な結果をステータス・レジスの消去成功フィールドに格納します。注意: 最大消去時間は 350msです。
6. フラッシュ IPコアは、以下のいずれかの状態が生じると、ステータス・レジスタの消去成功フィールドを 1'b0（失敗）にセットします。• 不正なセクタ番号が送信された• 対応するセクタのセクタ保護モードまたは書き込み保護モードがクリアされていない（値が 1'b0ではない）
7. セクタ消去動作を続けて実行する必要がある場合は、前のステップを繰り返します。8. セクタ消去動作が完了した時点で、書き込み保護モードを有効に戻す必要があります。
Avalon-MMコントロール・インタフェースを介して、対応するセクタの書き込み保護レジスタに 1を書き込みます。注意: 各消去の後にはステータス・レジスタを確認し、消去動作が成功したこと（消去成功）
を確認します。
UFMページ消去動作ページ消去動作により、UFMをページごとに消去できます。UFMページ消去動作を行うには、以下のステップを実行します。1. 書き込み保護モードを無効にします。Avalon-MMコントロール・インタフェースを介して、セクタ内の書き込み保護レジスタに 0を書き込みます。
2. ページ消去の位置を選択するために、適切なビットをコントロール・レジスタに書き込みます。フラッシュ IPコアは、ページ消去アドレスを格納し、ページ消去動作を開始します。注意: IPコアは、IDLE状態のとき、つまりステータス・レジスタの busyフィールドが 2’b00
であるときのみページ消去アドレスを受け入れます。IPコアがビジー状態であれば、セクタ消去アドレスを無視します。
3. 消去動作の進行中は、フラッシュ IPコアはステータス・レジスタの busyフィールドを 2’b01
にセットします。4. データ・インタフェースから読み出しまたは書き込みコマンドを新たに受信すると、フラッシュ IPコアは、waitrequest信号をアサートします。
5. フラッシュ IPコアがページを消去します。ページ消去動作が完了すると、フラッシュ消去の物理的な結果をステータス・レジスの消去成功フィールドに格納します。注意: 最大消去時間は 350msです。
UG-M10UFM2016.05.02 UFMページ消去動作 4-5
MAX 10 UFM実装ガイド Altera Corporation
フィードバック
6. フラッシュ IPコアは、不正なセクタ番号が送信されると、ステータス・レジスタの消去成功フィールドを 1'b0（失敗）にセットします。
7. ページ消去動作を続けて実行する必要がある場合は、前のステップを繰り返します。8. ページ消去動作が完了した時点で、書き込み保護モードを有効に戻す必要があります。
Avalon-MMコントロール・インタフェースを介して、対応するページの書き込み保護レジスタに 1を書き込みます。注意: 各消去の後にはステータス・レジスタを確認し、消去動作が成功したこと（消去成功）
を確認します。
UFM読み出し動作UFMは、シングル 32ビットの読み出し動作を提供します。読み出し操作を実行するには、UFM内でデータが配置されている、またはこれから配置される参照アドレスを、アドレス・レジスタにロードする必要があります。UFM読み出し動作を行うには、以下のステップを実行します。1. データ・スレーブ・インタフェースに適正なデータ・アドレスを送信するために、read信号をアサートします。
2. バースト・カウントを 1（パラレル・モード）または 32（シリアル・モード）にセットします。
3. フラッシュ IPコアがビジー状態であれば、フラッシュ IPコアは waitrequest信号をアサートします。
4. フラッシュ IPコアは readdatavalid信号をアサートし、readdataバスを介してデータを送信します。
5. フラッシュ IPコアは、読み出し動作の進行中はステータス・レジスタの busyフィールドを2'b11にセットします。
6. 動作が順調であれば、フラッシュ IPコアは、ステータス・レジスタの読み出し成功フィールドを 1'b1、すなわち読み出し成功にセットします。不正なアドレスや保護されたセクタからの読み出しを試みた場合には、フラッシュ IPコアは、ステータス・レジスタの読み出し成功フィールドを 1'b0（失敗）にセットして空のフラッシュを返します。
以下に、読み出し動作のタイミング図を MAX 10デバイスごとにパラレル・モードとシリアル・モードでそれぞれ示します。
4-6 UFM読み出し動作UG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFM実装ガイド
フィードバック
図 4-5: パラレル・モードでの 10M04、10M08、10M16および 10M25デバイスの読み出し動作
clock
read
writeaddress
burstcount
waitrequest
writedata
readdatavalid
addr
1
readdata data0
図 4-6: パラレル・モードでの 10M40および 10M50デバイスの読み出し動作
clock
read
writeaddress
burstcount
waitrequest
writedata
readdatavalid
readdata
addr
1
data0
UG-M10UFM2016.05.02 UFM読み出し動作 4-7
MAX 10 UFM実装ガイド Altera Corporation
フィードバック
図 4-7: シリアル・モードでの MAX 10デバイスの読み出し動作
clock
address addr
read
write
waitrequest
readdatavalid
readdata
burstcount 32
31 30 29 28 27 26 5 4 3 2 1 0
writedata
UFMバースト読み出し動作バースト読み出し動作は、ストリーミングで 32ビットの読み出し動作です。バースト読み出し動作には以下のモードがあります。• データ・インクリメント・バースト読み出し — 最大で 128のバースト・カウントが可能• データ・ラッピング・バースト読み出し — 10M04または 08では 2の、10M16、25、40または 50では 4の固定バースト・カウントを有する
UFMバースト読み出し動作を行うには、以下のステップを実行します。1. read信号をアサートし、データ・インタフェースに適正なバースト・カウントと適正なデータ・アドレスを送信します。
2. フラッシュ IPコアがビジー状態であれば、フラッシュ IPコアは waitrequest信号をアサートします。
3. フラッシュ IPコアは readdatavalid信号をアサートし、readdataバスを介してデータを送信します。注意: データ・ラッピング・バースト読み出し動作では、アドレスがフラッシュの末尾に達
すると、フラッシュの先頭に戻ってラッピングし、読み出しを続けます。4. フラッシュ IPコアは、読み出し動作の進行中はステータス・レジスタの busyフィールドを
2’b11、あるいは busy_readにセットします。5. 動作が順調であれば、フラッシュ IPコアは、ステータス・レジスタの読み出し成功フィールドを 1'b1、すなわち読み出し成功にセットします。不正なアドレスや保護されたセクタからの読み出しを試みた場合には、フラッシュ IPコアは、ステータス・レジスタの読み出し成功フィールドを 1'b0（失敗）にセットして、空のフラッシュを 1に変えます。
UFMデータ・インクリメント・バースト読み出し
以下に、データ・インクリメント・バースト読み出し動作のタイミング図を MAX 10デバイスごとに示します。
4-8 UFMバースト読み出し動作UG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFM実装ガイド
フィードバック
図 4-8: パラレル・モードでの 10M04および 10M08デバイスのインクリメント・バースト読み出し動作
clock
read
write
address
burstcount
waitrequest
writedata
readdatavalid
readdata
addr
8
data0 data1 data4data2 data3 data5 data6 data7
図 4-9: パラレル・モードでの 10M16および 10M25デバイスのインクリメント・バースト読み出し動作
clock
read
write
address
burstcount
waitrequest
writedata
readdatavalid
readdata
addr
data1 data2 data3 data4 data5 data6 data7 data8
addr
6 2
UG-M10UFM2016.05.02 UFMデータ・インクリメント・バースト読み出し 4-9
MAX 10 UFM実装ガイド Altera Corporation
フィードバック
図 4-10: パラレル・モードでの 10M50デバイスのインクリメント・バースト読み出し動作
clock
read
write
address
burstcount
waitrequest
writedata
readdatavalid
readdata
addr
data0
8
data1 data2 data4data3 data5 data6 data7
図 4-11: パラレル・モードでの 10M50デバイスのアラインメントされていないアドレスのインクリメント・バースト読み出し動作
clock
read
write
address
burstcount
waitrequest
writedata
readdatavalid
readdata
addr
data0
7
data4 data5 data6data1 data2 data3
4-10 UFMデータ・インクリメント・バースト読み出しUG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFM実装ガイド
フィードバック
図 4-12: シリアル・モードでの MAX 10デバイスのインクリメント・バースト読み出し動作
clock
address addr
read
write
waitrequest
readdatavalid
burstcount 64
writedata
readdata 63 62 61 60 59 58 31 30 29 28 27 26
UFMデータ・ラッピング・バースト読み出しアラインメントされていないアドレスを受信する際に、UFMはデータ・ラッピングをサポートします。注意: ラッピング・バースト読み出しは、パラレル・インタフェースでのみ使用できます。
表 4-1: MAX 10デバイスでのデータ・ラッピング・サポート
デバイス データ・
レジスタ長
フラッシュ IP
データ・バス幅
サポートされる
固定バースト・
カウント
データ・ラッピング
10M04、または10M08
32 64 2 アドレスは、64ビット、つまり 2サイクル後に手前の境界に戻ってラッピングします。たとえば、32ビットのデータ・インタフェースでのラッピングでは：1. スタートアドレスは 0×012. アドレス・シーケンスは 0
×01になり、アドレス 0×00まで戻ります。
UG-M10UFM2016.05.02 UFMデータ・ラッピング・バースト読み出し 4-11
MAX 10 UFM実装ガイド Altera Corporation
フィードバック
デバイス データ・
レジスタ長
フラッシュ IP
データ・バス幅
サポートされる
固定バースト・
カウント
データ・ラッピング
10M16、10M25、10M40、または10M50
32 128 4 アドレスは、128ビット、つまり 4サイクル後に手前の境界に戻ってラッピングします。たとえば、32ビットのデータ・インタフェースでのラッピングでは：1. スタートアドレスは 0×022. アドレス・シーケンスは 0
×02と 0×03になり、アドレス 0×00と 0×01まで戻ります。
以下に、データ・ラッピング・バースト読み出し動作のタイミング図を MAX 10デバイスごとに示します。
図 4-13: 10M04および 10M08デバイスのラッピング・バースト読み出し動作
clock
read
write
address
burstcount
waitrequest
writedata
readdatavalid
readdata
addr0
data0
2
data1 data2 data3
addr1
4-12 UFMデータ・ラッピング・バースト読み出しUG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFM実装ガイド
フィードバック
図 4-14: 10M16および 10M25デバイスのラッピング・バースト読み出し動作
clock
read
write
address
burstcount
waitrequest
writedata
readdatavalid
readdata data0
4
data7
addr0 addr1
data1 data2 data3 data4 data5 data6
図 4-15: 10M40および 10M50デバイスのラッピング・バースト読み出し動作
clock
read
write
address
burstcount
waitrequest
writedata
readdatavalid
readdata
4
addr0 addr1
data0 data1 data2 data3 data4 data5 data6 data7
フラッシュ初期化ファイルオンチップ・フラッシュ IPコアは、.hex、.mif、.datファイルをサポートしています。初期化ファイルの合計データ・サイズが最大 UFMサイズよりも小さい場合には、IPコアは空白のデータをそのままの状態で残します（全て 1）。初期化ファイルの合計データ・サイズが最大 UFMサイズよりも大きい場合には、IPコアは、超過した部分のデータを無視します。
UG-M10UFM2016.05.02 フラッシュ初期化ファイル 4-13
MAX 10 UFM実装ガイド Altera Corporation
フィードバック
表 4-2: サポートされるフラッシュ初期化ファイルのタイプ
ファイル・タイプ フォーマット 概要.hex Intel規格の 16進数ファイル —
バイト・アドレスを使用実際のハードウェアでのフラッシュ初期化向け
.mif 標準のアルテラ・メモリ初期化ファイル — ワード・アドレスを使用
実際のハードウェアでのフラッシュ初期化向け
.dat 32ビット・データ幅ファイル —ワード・アドレスを使用
シミュレーション・モデルでのフラッシュ初期化向け
4-14 フラッシュ初期化ファイルUG-M10UFM
2016.05.02
Altera Corporation MAX 10 UFM実装ガイド
フィードバック
アルテラ・オンチップ・フラッシュ IPコアの参考資料 5
2016.05.02
UG-M10UFM 更新情報 フィードバック
この項では、アルテラ・オンチップ・フラッシュ IPコアのパラメータ、信号、およびレジスタに関する情報を提供します。
アルテラ・オンチップ・フラッシュのパラメータ以下の表に、アルテラ・オンチップ・フラッシュ IPコアのパラメータを示します。
表 5-1: アルテラ・オンチップ・フラッシュ IPコアのパラメータ
パラメータ デフォルト値 概要
Data interface Parallel インタフェースの種類を選択できます。パラレルまたはシリアルを選択できます。
Read burst mode Incrementing 読み出しバースト・モードのタイプを選択できます。インクリメントまたはラッピングが選択可能です。
Incrementingモード
読み出しバースト・カウントは 1、2、4、8... 128
Wrappingモード
バースト・カウントは 2または 4に固定されている
注意: シリアル・インタフェースは Incrementingモードのみをサポートしています。10M02デバイスでは、パラレル・インタフェースはWrappingモードをサポートしていません。
© 2016 Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus and Stratix words and logosare trademarks of Intel Corporation in the US and/or other countries. Other marks and brands may be claimed as the property of others. Intel warrantsperformance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to makechanges to any products and services at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of anyinformation, product, or service described herein except as expressly agreed to in writing by Intel. Intel customers are advised to obtain the latest version ofdevice specifications before relying on any published information and before placing orders for products or services.
ISO9001:2008登録済
www.altera.com101 Innovation Drive, San Jose, CA 95134
パラメータ デフォルト値 概要
Read burst count 2 最大バースト・カウント・バス幅を調整する柔軟性を提供します。• パラレル・モード：この設定は最大バースト・カウント数を示す
• シリアル・モード：この設定はストリーム読み出しをサポートし、各読み出し動作で読み出されるワードを示す。Avalon-MMインタフェース・バースト・カウント・バス幅は読み出しバースト・カウントの32倍と等しくなる
Configuration mode Single uncompressedimage
コンフィギュレーション・モードを選択できます。以下のオプションのいずれか 1つを選択できます。• Dual Compressed Images• Single Uncompressed Image：CFM2セクタを UFMとして使用できる
• Single Compressed Image：CFM2と CFM1セクタをUFMとして使用できる
• Single Uncompressed Image with Memory Initialization• Single Compressed Image with Memory Initialization
Flash Memory — セクタ ID、アドレス範囲の値、およびフラッシュ・タイプは、デバイスと選択したコンフィギュレーション・モードに応じてハードウェア.tclにより直接的に生成されます。各セクタのアドレス・マッピングを示し、各セクタの Access Modeをそれぞれ調整します。注意: CFMセクタのみが Hiddenアクセス・モード
をサポートしています。Clock frequency 116.0 MHz 適切なクロック周波数をMHzで入力します。最大周
波数は、パラレル・インタフェースでは 116.0 MHzであり、シリアル・インタフェースでは 7.25 MHzです。注意: 10M02デバイスを使用する場合には、パラレ
ル・インタフェースの最大周波数は 7.25MHzです。
Initialize flashcontent
Off デュアル・イメージのコンフィギュレーション・モードを有効にするには、このオプションをオンにします。このオプションをオンにすると、IPコアが CFMにアクセス可能になります。
Enable non-defaultinitialization file
Off 選択した初期化ファイルを有効にするには、このオプションをオンにします。デフォルト以外のファイルを選択する場合、ファイル名を入力するか、参照ボタンを使用して.hexまたは.mifファイルを選択します。
5-2 アルテラ・オンチップ・フラッシュのパラメータUG-M10UFM
2016.05.02
Altera Corporation アルテラ・オンチップ・フラッシュ IPコアの参考資料
フィードバック
パラメータ デフォルト値 概要
User created hex ormif file
— このオプションは、Enable non-default initialization fileをオンにした場合にのみ使用可能です。ユーザー設計の.hexまたは.mifのファイル名を指定します。
User created dat filefor simulation
— このオプションは、Enable non-default initialization fileをオンにした場合にのみ使用可能です。ユーザー設計のシミュレーション・ファイル名を指定します。
アルテラ・オンチップ・フラッシュの信号以下の表に、アルテラ・オンチップ・フラッシュ IPコアの信号を示します。
表 5-2: パラレルおよびシリアル・モードでの Avalon-MMスレーブ入出力信号
信号 幅 入力/出力 概要
クロックとリセットclock 1 入力 ペリフェラル全体をクロック駆動するシステ
ム・クロック信号です。reset_n 1 入力 ペリフェラル全体をリセットするシステム同
期リセット信号です。IPコアは、この信号を非同期的にアサートします。この信号は、クロックの立ち上がりエッジ後に IPコア内で同期になります。
コントロールavmm_csr_addr 1 入力 レジスタをデコードする Avalon-MMアドレ
ス・バスです。avmm_csr_read 1 入力 Avalon-MM読み出しコントロール信号です。
IPコアはこの信号をアサートして読み出し転送を示します。存在する場合には readdata信号が必要です。
avmm_csr_readdata 32 出力 Avalon-MMリードバック・データ信号です。IPコアは読み出しサイクル中にこの信号をアサートします。
avmm_csr_write 1 入力 Avalon-MM書き込みコントロール信号です。IPコアはこの信号をアサートして書き込み転送を示します。存在する場合には writedata
信号が必要です。avmm_csr_writedata 32 入力 Avalon-MM書き込みデータ・バスです。バ
ス・マスタは書き込みサイクル中にこのバスをアサートします。
データ
UG-M10UFM2016.05.02 アルテラ・オンチップ・フラッシュの信号 5-3
アルテラ・オンチップ・フラッシュ IPコアの参考資料 Altera Corporation
フィードバック
信号 幅 入力/出力 概要
avmm_data_addr ユーザー定義
入力 フラッシュ・データ・アドレスを示す Avalon-MMアドレス・バスです。このアドレスの幅は、デバイスとコンフィギュレーション・モードの選択によって異なります。
avmm_data_read 1 入力 Avalon-MM読み出しコントロール信号です。IPコアはこの信号をアサートして読み出し転送を示します。存在する場合には readdata信号が必要です。
avmm_data_readdata • Parallelmode: 32
• Serialmode: 1
出力 Avalon-MMリードバック・データ信号です。IPコアは読み出しサイクル中にこの信号をアサートします。
avmm_data_write 1 入力 Avalon-MM書き込みコントロール信号です。IPコアはこの信号をアサートして書き込み転送を示します。存在する場合には writedata
信号が必要です。avmm_data_writedata • Parallel
mode: 32• Serial
mode: 1
入力 Avalon-MM書き込みデータ・バスです。バス・マスタは書き込みサイクル中にこのバスをアサートします。
avmm_data_
waitrequest
1 出力 IPコアは、読み出しまたは書き込み動作中にIPコアがビジー状態である際に、このバスをアサートしてマスタを一時的に停止させます。
avmm_data_
readdatavalid
1 出力 読み出しサイクル中に readdataが有効であれば、IPコアはこの信号をアサートします。
5-4 アルテラ・オンチップ・フラッシュの信号UG-M10UFM
2016.05.02
Altera Corporation アルテラ・オンチップ・フラッシュ IPコアの参考資料
フィードバック
信号 幅 入力/出力 概要
avmm_data_
burstcountユーザー定義
入力 バス・マスタは、バースト読み出し動作を示すためにこの信号をアサートします。• 書き込み動作では、バースト・カウントは常に、パラレル・モードでは 1に、シリアル・モードでは 32に固定されています。
• インクリメント・バースト読み出しモードでは、サポートされる読み出しバースト・カウント範囲は、
パラレル・モード 1-2(バースト・カウント幅-1)
シリアル・モード 1-128*32• ラッピング・バースト読み出しモード（パラレル・モードのみ）では、サポートされる読み出しバースト・カウントは 2と 4に固定されています。
10M04、10M08 1–2
10M16、10M25、10M40、10M50
1–4
アルテラ・オンチップ・フラッシュのレジスタ以下の表に、アルテラ・オンチップ・フラッシュ IPコアのアドレス・マッピングとレジスタを示します。
表 5-3: アルテラ・オンチップ・フラッシュのコントロール・アドレス・マッピング
レジスタ アドレス アクセス 概要
ステータス・レジスタ
0×00 読み出し専用 直近の動作のステータスと結果ならびにセクタ保護モードを格納します。
コントロール・レジスタ
0×01 読み出し/
プログラミング以下の情報を格納します。• ページ消去アドレス• セクタ消去アドレス• セクタ書込み保護モード
UG-M10UFM2016.05.02 アルテラ・オンチップ・フラッシュのレジスタ 5-5
アルテラ・オンチップ・フラッシュ IPコアの参考資料 Altera Corporation
フィードバック
表 5-4: アルテラ・オンチップ・フラッシュのステータス・レジスタ
ビット・オフセット
フィールド デフォルト値
概要
1～0 busy 2'b00 2'b00 IDLE
2'b01 BUSY_ERASE
2'b10 BUSY_WRITE
2'b11 BUSY_READ
2 rs（読み出し成功） 1'b0 1'b0 読み出し失敗1'b1 読み出し成功
3 ws（書き込み成功） 1'b0 1'b0 書き込み失敗1'b1 書き込みし成功
4 es（消去成功） 1'b0 1'b0 消去失敗1'b1 消去し成功
5 sp（UFM1保護ビット） —使用するデバイスとコンフィギュレーション・モードに基づいて、これらのビットを IPコアがセットします。これらのビットのいずれかを IPコアがセットすると、対応するセクタで読み出しまたは書き込みができません。
6 sp（UFM0保護ビット） —
7 sp（UFM2保護ビット） —
8 sp（CFM1保護ビット） —
9 sp（CFM0保護ビット） —
31～10 ダミー（パディング） — すべてのビットを 1にセットします。
表 5-5: アルテラ・オンチップ・フラッシュのコントロール・レジスタ
ビット・オフセット
フィールド デフォルト値
概要
19～0 pe（ページ消去アドレス）すべて 1 ページ消去アドレスをセットし、ページ消去動作を開始します。IPコアは、IDLE状態のときにのみページ消去アドレスを受け入れます。それ以外の場合には、ページ・アドレスは無視されます。有効な値は使用可能なあらゆるアドレスです。IPコアは、指定されたアドレスに対応するページを消去します。
5-6 アルテラ・オンチップ・フラッシュのレジスタUG-M10UFM
2016.05.02
Altera Corporation アルテラ・オンチップ・フラッシュ IPコアの参考資料
フィードバック
ビット・オフセット
フィールド デフォルト値
概要
22～20 se（セクタ消去アドレス）3'b111 セクタ消去アドレスをセットし、セクタ消去動作を開始します。IPコアは、IDLE状態のときのみセクタ消去アドレスを受け入れます。それ以外の場合には、ページ・アドレスは無視されます。
3'b001 UFM13'b010 UFM03'b011 CFM23'b100 CFM13'b101 CFM03'b111 セットされないその他の値
不正なアドレス
注意: セクタ・アドレスとページ・アドレスの両方を同時にセットした場合、セクタ消去アドレスが優先されます。IPコアはセクタ消去アドレスを受け入れて実行し、ページ消去アドレスを無視します。
23 wp（UFM1書き込み保護）1 IPコアはこれらのビットを使用して、セクタを読み出し動作と消去動作から保護します。セクタ書き込みまたは消去の前に、対応するセクタ書き込み保護ビットをクリアする必要があします。
1'b0 書き込み保護モードを無効にする
1'b1 書き込み保護モードを有効にする
24 wp（UFM0書き込み保護）1
25 wp（CFM2書き込み保護）1
26 wp（CFM1書き込み保護）1
27 wp（CFM0書き込み保護）1
31～28 ダミー（パディング） — すべてのビットを 1にセットします。
UG-M10UFM2016.05.02 アルテラ・オンチップ・フラッシュのレジスタ 5-7
アルテラ・オンチップ・フラッシュ IPコアの参考資料 Altera Corporation
フィードバック
MAX 10 ユーザー・フラッシュ・メモリ・ ユーザー・ガイドのアーカイブ A
2016.05.02
UG-M10UFM 更新情報 フィードバック
IPコアのバージョンが記載されていない場合には、以前の IPコア・バージョン向けのユーザー・ガイドが当てはまります。
IPコア・バージョン ユーザー・ガイド
15.1 MAX 10 User Flash Memory User Guide
15.0 MAX 10 User Flash Memory User Guide
14.1 MAX 10 User Flash Memory User Guide
© 2016 Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus and Stratix words and logosare trademarks of Intel Corporation in the US and/or other countries. Other marks and brands may be claimed as the property of others. Intel warrantsperformance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to makechanges to any products and services at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of anyinformation, product, or service described herein except as expressly agreed to in writing by Intel. Intel customers are advised to obtain the latest version ofdevice specifications before relying on any published information and before placing orders for products or services.
ISO9001:2008登録済
www.altera.com101 Innovation Drive, San Jose, CA 95134
MAX 10ユーザー・フラッシュ・メモリ・ユーザー・ガイドの改訂履歴 B
2016.05.02
UG-M10UFM 更新情報 フィードバック
日付 バージョン 変更内容
2016年 5月 2016.05.02 • パラレルモードでの標準的および最小の UFMのプログラミング時間を追加
• パラレルモードでの最小 UFMリセット時間を 250 nsに修正• MAX 10 User Flash Memory User Guide のアーカイブしたバージョンへのリンクを追加
2015年 11月 2015.11.02 • サポートされるフラッシュ初期化ファイルについての情報を追加
• 10M40、10M50デバイス向けシリアル・インタフェース・サポートを追加。MAX 10デバイスの最大周波数は 7.25 MHz、例外的に 10M40、10M50デバイスでは 4.81 MHz
• 10M02デバイス向けパラレル・インタフェース・サポートを追加。MAX 10デバイスの最大周波数は 116 MHz、例外的に10M02デバイスでは 7.25 MHz
• Quartus IIを Quartus Prime に変更
2015年 5月 2015.05.04 • 書き込みを、業界標準の用語であるプログラミングに変更• UFMと CFMのアレイ・サイズの項で、UFMサイズ合計に、選択したモードに依存する指定可能な最大値であることを示す注を追加
• デザインの考慮事項に、電源下降の最大スルー・レート要件に関する情報を追加
• デザインの考慮事項に、プログラミング動作を行う前にフラッシュ内の保存位置を消去するガイドラインを追加
© 2016 Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Megacore, NIOS, Quartus and Stratix words and logosare trademarks of Intel Corporation in the US and/or other countries. Other marks and brands may be claimed as the property of others. Intel warrantsperformance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to makechanges to any products and services at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of anyinformation, product, or service described herein except as expressly agreed to in writing by Intel. Intel customers are advised to obtain the latest version ofdevice specifications before relying on any published information and before placing orders for products or services.
ISO9001:2008登録済
www.altera.com101 Innovation Drive, San Jose, CA 95134
日付 バージョン 変更内容
2014年 12月 2014.12.15 • シリアル・インタフェースのサポートを追加• シリアル・インタフェース向けに 7.25 MHzの最大動作周波数を追加
• UFMのブロック図を更新し、図にシリアル・インタフェースを追加
• デザインの考慮事項に、IPコアを用いる初期メモリ内容の作成および IEEE規格 1149.1バージョンの JTAGインタフェースを使用する UFMプログラミングについての情報を追加
• シリアル・モードでの読み出しおよび書き込み動作のタイミング図を追加
• 新しいシリアル・インタフェースに関連する GUIパラメータ、信号、レジスタに関する情報を追加
• シリアル・モード向けに以下の新しい Avalon-MMスレーブ・インタフェース信号の情報を追加：addr、read、readdata、write、writedata、waitrequest、readdatavalid、burstcount
• 以下の新しいパラメータ情報を追加：• Data Interfaceでは Parallelおよび Serialインタフェースを選択可能
• Dual Imagesを Configuration Schemeおよび ConfigurationModeに置き換え。新しいパラメータにはサポートされる全てのコンフィギュレーション・モードが含まれる
• Read Burst Countではバースト・カウント幅が自動調整される
2014年 9月 2014.09.22 初版
B-2 MAX 10ユーザー・フラッシュ・メモリ・ユーザー・ガイドの改訂履歴UG-M10UFM
2016.05.02
Altera Corporation MAX 10ユーザー・フラッシュ・メモリ・ユーザー・ガイドの改訂履歴
フィードバック