max98357a/max98357b - maxim integrated...max98357a/max98357b...

MAX98357A/MAX98357B

PCM入力D級オーディオパワーアンプ

本データシートは日本語翻訳であり、相違及び誤りのある可能性があります。設計の際は英語版データシートを参照してください。

価格、納期、発注情報についてはMaxim Direct (0120-551056)にお問い合わせいただくか、Maximのウェブサイト (www.maximintegrated.com/jp)をご覧ください。

19-6779; Rev 8; 6/16

概要

MAX98357A/MAX98357Bは、デジタルPCM (パルス符号変調)入力D級パワーアンプで、AB級オーディオ性能をD級の効率とともに提供します。これらのICは、I2S/左詰めモードでは1つの利得選択入力端子で5つの選択可能な利得設定値(3dB、6dB、9dB、12dB、15dB)のいずれかを設定することができ、TDMモードでは利得が12dBに固定されます。

デジタルオーディオインタフェースは非常に柔軟で、MAX98357AはI2Sデータに対応し、MAX98357Bは左詰めデータに対応します。どちらのICも8チャネルの時分割多重化(TDM)データをサポートしています。デジタルオーディオインタフェースは対応するすべてのデータ形式に対して8kHz〜96kHzの範囲で指定されたサンプルレートを許容します。これらのICは、ステレオ入力データから左チャネル、右チャネル、または(左/2 + 右/2)の出力を生成するように設定可能です。これらのICは、I2Sおよび左詰めモードでは16/24/32ビットのデータを使用して動作し、TDMモード使用時は16ビットまたは32ビットのデータで動作します。これらのICは、PCM通信で標準的に使用される外部MCLK信号が不要です。これによってICの小型化やピン数削減のほか、EMIや基板結合の問題が生じる恐れも軽減されます。

また、これらのICは、BCLKとLRCLKに極めて優れた広帯域のジッタ耐性(12ns typ)も備えており、安定した動作を提供します。

アクティブ放射制限、エッジレート制限、およびオーバーシュート制御回路によって、EMIが大幅に低減されます。フィルタレスのスペクトラム拡散変調方式によって、従来のD級デバイスで使用される出力フィルタが不要になり、ソリューションの部品数が低減されます。

これらのICは、9ピンWLPパッケージ(1.345mm x 1.435mm x 0.64mm)および16ピンTQFNパッケージ(3mm x 3mm x 0.75mm)で提供され、-40℃〜+85℃の温度範囲での動作が保証されています。

アプリケーション

ノートブックおよびノートブックコンピュータ

携帯電話

タブレット

特長

♦♦単一電源動作範囲：2.5V〜5.5V

♦♦出力：3.2W (4Ω、5V時)

♦♦自己消費電流：2.4mA

♦♦効率：92% (RL = 8Ω、POUT = 1W)

♦♦出力ノイズ：25µVRMS (AV = 15dB)

♦♦低THD+N：0.015% (1kHz時)

♦♦MCLKが不要

♦♦サンプルレート：8kHz〜96kHz

♦♦左、右、または(左/2 + 右/2)の出力をサポート

♦♦高度なエッジレート制御によってフィルタレスD級出力を実現

♦♦PSRR：77dB (1kHz時)

♦♦低RF感度によってGSM無線からTDMAノイズを除去

♦♦強力なクリック/ポップ抑制回路

♦♦堅牢な短絡および熱保護

♦♦省スペースのパッケージで提供：WLP (1.345mm x1.435mm、0.4mmピッチ)およびTQFN (3mm x3mm)

型番はデータシートの最後に記載されています。

ファンクションダイアグラムはデータシートの最後に記載されています。

簡略ブロックダイアグラム

図リスト

表リスト

EVALUATION KIT AVAILABLE

DACCLASS DOUTPUTSTAGE

DIGITALAUDIO

INTERFACE

PCMINPUT

GAINCONTROL

SHUTDOWNAND

CHANNELSELECT

MAX98357AMAX98357B

www.maximintegrated.com/jp

MAX98357A/MAX98357B


2Maxim Integrated

目次

概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1

特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

簡略ブロックダイアグラム . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Absolute .Maximum .Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Package .Thermal .Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Electrical .Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

標準動作特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Speaker .Amplifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

ピン配置 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

端子説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

詳細 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

デジタルオーディオインタフェースのモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16

MCLK不要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16

BCLKのジッタ耐性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16

BCLKの極性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16

LRCLKの極性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16

スタンバイモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16

DACのデジタルフィルタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17

SD_MODEとシャットダウン動作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17

I2Sおよび左詰めモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19

TDMモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19

D級スピーカーアンプ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

超低EMIフィルタレス出力段 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

スピーカー電流制限 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

利得の選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

クリック/ポップ抑制 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

アプリケーション情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

フィルタレスD級動作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

電源入力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

レイアウトとグランド処理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

ファンクションダイアグラム . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

WLPアプリケーション情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

型番 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

パッケージ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

MAX98357A/MAX98357B


3Maxim Integrated

表リスト

図1 . .I2Sオーディオインタフェースのタイミング図(MAX98357A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

図2 . .左詰めオーディオインタフェースのタイミング図(MAX98357B) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

図3 . .TDMオーディオインタフェースのタイミング図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

図4 . .SD_MODEの抵抗の接続(オープンドレインドライバ使用時) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

図5 . .SD_MODEの抵抗の接続(プッシュプルドライバ使用時) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

図6 . .MAX98357AのI2Sデジタルオーディオインタフェースのタイミング(16ビット分解能) . . . . . . . . . . . . . . . . . . . . . . . . . . 20

図7 . .MAX98357AのI2Sデジタルオーディオインタフェースのタイミング(32ビット分解能) . . . . . . . . . . . . . . . . . . . . . . . . . . 21

図8 . .MAX98357Bの左詰めデジタルオーディオインタフェースのタイミング(16ビット分解能) . . . . . . . . . . . . . . . . . . . . . . . 22

図9 . .MAX98357Bの左詰めデジタルオーディオインタフェースのタイミング(32ビット分解能) . . . . . . . . . . . . . . . . . . . . . . . 23

図10 . .MAX98357AのTDM .16ビットDAIのタイミング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

図11 . .MAX98357AのTDM .32ビットDAIのタイミング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

図12 . .MAX98357BのTDM .16ビットDAIのタイミング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

図13 . .MAX98357BのTDM .32ビットDAIのタイミング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

図14 . .12インチのスピーカーケーブルでのEMI .(出力フィルタなし) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

図15 . .左チャネルPCM動作(6dB利得) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

図16 . .左チャネルPCM動作(12dB利得) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

図17 . .右チャネルPCM動作(6dB利得) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

図18 . .(左/2 .+ .右/2) .PCM動作(6dB利得) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

図19 . .ステレオPCM動作(2つのICを使用) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

図20 . .チャネルTDM動作(利得は12dBに固定) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

図21 . .MAX98357A/MAX98357BのWLPピンの寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

表1 . .RMSジッタ耐性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

表2 . .BCLKの極性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

表3 . .LRCLKの極性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

表4 . .デジタルフィルタの設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

表5 . .SD_MODE制御 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

表6 . .SD_MODEのプルアップ抵抗値の例 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

表7 . .TDMモードのチャネル選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

表8 . .利得の選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

図リスト

MAX98357A/MAX98357B


4Maxim Integrated

VDD, LRCLK, BCLK, and DIN to GND ....................-0.3V to +6VAll Other Pins to GND .............................. -0.3V to (VDD + 0.3V)Continuous Current In/Out of VDD/GND/OUT_ .................Q1.6AContinuous Input Current (all other pins) ........................Q20mADuration of OUT_ Short Circuit to GND or VDD….. ...ContinuousDuration of OUTP Short to OUTN .............................Continuous

Continuous Power Dissipation (TA = +70NC) WLP (derate 13.7mW/NC above +70NC)....................1096mW

TQFN (derate 20.8mW/NC above +70NC)..................1666mWJunction Temperature .....................................................+150NCOperating Temperature Range .......................... -40NC to +85NCStorage Temperature Range ............................ -65NC to +150NCSoldering Temperature (reflow) ......................................+230NC

WLP Junction-to-Ambient Thermal Resistance (θJA) ..........73°C/W Junction-to-Case Thermal Resistance (θJC) ...............50°C/W

TQFN Junction-to-Ambient Thermal Resistance (θJA) ..........48°C/W Junction-to-Case Thermal Resistance (θJC) .................7°C/W

ABSOLUTE MAXIMUM RATINGS

Note 1: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to www.maximintegrated.com/jp/thermal-tutorial.

Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional opera-tion of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

PACKAGE THERMAL CHARACTERISTICS (Note 1)

ELECTRICAL CHARACTERISTICS(VDD = 5V, VGND = 0V, GAIN_SLOT = VDD. BCLK = 3.072MHz, LRCLK = 48kHz, speaker loads (ZSPK) connected between OUTP and OUTN, ZSPK = J, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25NC.) (Note 2)

PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS

Supply Voltage Range VDD Guaranteed by PSSR test 2.5 5.5 V

Undervoltage Lockout UVLO 1.4 1.8 2.3 V

Quiescent Current IDDTA = +25NC 2.75 3.35

mATA = +25NC, VDD = 3.7V 2.4 2.85

Shutdown Current ISHDN SD_MODE = 0V, TA = +25NC 0.6 2 FA

Standby Current ISTNDBY SD_MODE = 1.8V, no BCLK, TA = +25NC 340 400 FA

Turn-On Time tON 7 7.5 ms

Output Offset Voltage VOS TA = +25NC, gain = 15dB Q0.3 Q2.5 mV

Click-and-Pop Level KCP

Peak voltage, TA = +25NC, A-weighted, 32 samples per second (Note 3)

Into shutdown -72

dBV

Out of shutdown -66

Power-Supply Rejection Ratio PSRR

VDD = 2.5V to 5.5V, TA = +25NC 60 75

dBTA = +25NC(Notes 3, 4)

f = 217Hz,200mVP-P ripple

77

f = 10kHz,200mVP-P ripple

60

www.maximintegrated.com/jp/thermal-tutorial

MAX98357A/MAX98357B


5Maxim Integrated

ELECTRICAL CHARACTERISTICS (continued)(VDD = 5V, VGND = 0V, GAIN_SLOT = VDD. BCLK = 3.072MHz, LRCLK = 48kHz, speaker loads (ZSPK) connected between OUTP and OUTN, ZSPK = J, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25NC.) (Note 2)


Output Power (Note 3) POUT

THD+N 10%, gain = 12dB

ZSPK = 4I + 33FH 3.2

W

ZSPK = 8I + 68FH 1.8

ZSPK = 8I + 68FH,VDD = 3.7V

0.93

THD+N = 1%, gain = 12dB

ZSPK = 4I + 33FH 2.5

ZSPK = 8I + 68FH 1.4

ZSPK = 8I + 68FH,VDD = 3.7V

0.77

Total Harmonic Distortion + Noise

THD+N

f = 1kHz, POUT = 1W, TA = +25NC,ZSPK = 4I + 33FH, WLP

0.02 0.06

%f = 1kHz, POUT = 1W, TA = +25NC,ZSPK = 4I + 33FH, TQFN

0.02

f = 1kHz, POUT = 0.5W, TA = +25NC,ZSPK = 8I + 68FH

0.013

Dynamic Range DRA-weighted, VRMS = 2.54V, 24- or 32-bit data

105 dB

Output Noise VN A-weighted, 24- or 32-bit data (Note 4) 25 FVRMS

Gain (Relative to a 2.1dBV Reference Level)

AV

GAIN_SLOT = GND through 100kI 14.4 15 15.6

dB

GAIN_SLOT = GND 11.4 12 12.6

GAIN_SLOT = unconnected 8.4 9 9.6

GAIN_SLOT = VDD 5.4 6 6.6

GAIN_SLOT = VDD through 100kI 2.4 3 3.6

Current Limit ILIM 2.8 A

Efficiency ε ZSPK = 8I + 68FH, THD+N = 10%,f = 1kHz, gain = 12dB

92 %

DAC Gain Error 1 %

Frequency Response -0.2 +0.2 dB

Class D Switching Frequency fOSC 330 kHz

Spread-Spectrum Bandwidth Q20 kHz

DAC DIGITAL FILTERS

VOICE MODE IIR LOWPASS FILTER (LRCLK < 30kHz)

Passband Cutoff fPLP

Ripple limit cutoff0.443 x fS Hz

-3dB cutoff0.446 x fS

Stopband Cutoff fSLP0.464 x fS

Hz

Stopband Attenuation f > fSLP 75 dB

MAX98357A/MAX98357B


6Maxim Integrated

ELECTRICAL CHARACTERISTICS (continued)(VDD = 5V, VGND = 0V, GAIN = VDD. BCLK = 3.072MHz, LRCLK = 48kHz, speaker loads (ZSPK) connected between OUTP and OUTN, ZSPK = J, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25NC.) (Note 2)


AUDIO MODE FIR LOWPASS FILTER (30kHz < LRCLK < 50kHz)


Ripple limit cutoff0.43 x fS

Hz-3dB cutoff0.47 x fS

-6.02dB cutoff0.5 x fS


Hz

Stopband Attenuation f > fSLP 60 dB

AUDIO MODE FIR LOWPASS FILTER (LRCLK > 50kHz)


Ripple limit cutoff0.24 x fS

Hz

-3dB cutoff0.31 x fS


Hz

Stopband Attenuation f < fSLP 60 dB

DIGITAL AUDIO INTERFACE

LRCLK Range 1 fS1 7.6 8 8.4

kHzLRCLK Range 2 fS2 15.2 16 16.8

LRCLK Range 3 fS3 30.4 48 50.4

LRCLK Range 4 fS4 83.8 96 100.8

ResolutionI2S/left justified mode 16/24/32

BitsTDM mode 16/32

BCLK Frequency Range fBCLKH BCLK must be 32, 48, or 64X of LRCLK 0.2432 25.804 MHz

BCLK High Time tBCLKH 15 ns

BCLK Low Time tBCLKL 15 ns

Maximum Low Frequency BCLK and LRCLK Jitter

RMS jitter below 40kHz 0.5

nsMaximum High Frequency BCLK and LRCLK Jitter

RMS jitter above 40kHz 12

Input High Voltage VIH Digital audio inputs 1.3 V

MAX98357A/MAX98357B


7Maxim Integrated

ELECTRICAL CHARACTERISTICS (continued)(VDD = 5V, VGND = 0V, GAIN = VDD. BCLK = 3.072MHz, LRCLK = 48kHz, speaker loads (ZSPK) connected between OUTP and OUTN, ZSPK = J, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25NC.) (Note 2)

Note 2: 100% production tested at TA = +25NC. Specifications over temperature limits are guaranteed by design.Note 3: Class D amplifier testing performed with a resistive load in series with an inductor to simulate an actual speaker load. For

RL = 8I, LL = 68FH. For RL = 4I, LL = 33FH.Note 4: Digital silence used for input signal.Note 5: Dynamic range measured using the EIAJ method. -60dBFS 1kHz output signal, A-weighted, and normalized to 0dBFS.

f =20Hz to 20kHz.


Input Low Voltage VIL Digital audio inputs 0.6 V

Input Leakage Current IIH, IIL VIN = 0V, VDD = 5.5V, TA = +25NC -1 +1 FA

Input Capacitance CIN 3 pF

DIN to BCLK Setup Time tSETUP 10 ns

LRCLK to BCLK Setup Time tSYNCSET 10 ns

DIN to BCLK Hold Time tHOLD 10 ns

LRCLK to BCLK Hold Time tSYNCHOLD 10 ns

SD_MODE COMPARATOR TRIP POINTS

B0See SD_MODE and shutdown operation for details

0.08 0.16 0.355

VB1 0.65 0.77 0.825

B2 1.245 1.4 1.5

SD_MODE Pulldown Resistor RPD 92 100 108 kI

GAIN_SLOT COMPARATOR TRIP POINTS

V_GAIN_SLOT

AV = 3dB gain0.65 x VDD

0.85 x VDD

V


VDD


0.6 x VDD

AV = 12dB gain 00.1 x VDD


0.35 x VDD

MAX98357A/MAX98357B


8Maxim Integrated

図1. I2Sオーディオインタフェースのタイミング図(MAX98357A)

図3. TDMオーディオインタフェースのタイミング図

図2. 左詰めオーディオインタフェースのタイミング図(MAX98357B)

LRCLK (INPUT)

BCLK (INPUT)

DIN (INPUT) LEFT MSB

tHOLDtSETUP

tBCLKH

tBCLKL

tBCLK

tSYNCSET

RIGHT MSB

tSYNCHOLD

VIH

VIL

VIH

VIL

VIH

VIH

VIL VIL

VIH

VIL

LRCLK (INPUT)

BCLK (INPUT)

DIN (INPUT)

tHOLDtSETUP

tSYNCHOLD

MSB

tBCLKH tBCLKL

tBCLK

tSYNCSET

LRCLK (input)

BCLK (input)

DIN (input)

tHOLDtSETUP

tSYNCHOLD

MSB

tBCLKL tBCLKHtBCLK

tSYNCSET

MAX98357A MAX98357B

VIL

VIH

VIL

VIH

VIL

VIH

VIL

VIH

VIL

VIH

VIH

VIL

VIL

VIH

VIH

VIL

LRCLK (INPUT)

BCLK (INPUT)

DIN (INPUT) LEFT MSB

tHOLDtSETUP

tBCLKH

tBCLKL

tBCLK

tSYNCSET tSYNCHOLD

VIH

VIL

VIH

VIL

VIH

VIH

VIL VIL

VIH

VIL RIGHT MSB

MAX98357A/MAX98357B


9Maxim Integrated

標準動作特性

(VDD = 5V, VGND = 0V, GAIN_SLOT = GND (+12dB). BCLK = 3.072MHz, LRCLK = 48kHz, speaker loads (ZSPK) connected between OUTP and OUTN, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25NC.)

0.0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

4.0

2.5 3.0 3.5 4.0 4.5 5.0 5.5

QUIE

CENT

CUR

RENT

(mA)

SUPPLY VOLTAGE (V)

QUIESCENT CURRENT vs. SUPPLY VOLTAGE

VDDIO = 1.8Vtoc01

0.0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0.8

0.9

1.0

2.5 3.0 3.5 4.0 4.5 5.0 5.5

SHUT

DOW

N CU

RREN

T (µ

A)

SUPPLY VOLTAGE (V)

SHUTDOWN CURRENT vs. SUPPLY VOLTAGELTALTALT GEtoc02

VDDIO = 1.8V

MAX98357A/MAX98357B


10Maxim Integrated

標準動作特性(続き)


0.0

0.5

1.0

1.5

2.0

2.5

1 10 100

OUTP

UT P

OWER

(W)

LOAD RESISTANCE

OUTPUT POWER vs. LOAD RESISTANCE

VDD = 3.7V

10% THD+N

1% THD+N

ANCEtoc15

0.0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

1 10 100

OUTP

UT P

OWER

(W)

LOAD RESISTANCE


VDD = 4.2V

10% THD+N

1% THD+N

ANCEtoc16

0.0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

4.0

4.5

1 10 100

OUTP

UT P

OWER

(W)

LOAD RESISTANCE


VDD = 5V

10% THD+N

1% THD+N

ANCEtoc17

MAX98357A/MAX98357B


11Maxim Integrated



-3

-2

-1

0

1

2

3

10 100 1000 10000 100000

NORM

ALIZ

ED G

AIN

(dB)

FREQUENCY (Hz)

NORMALIZED GAIN vs. FREQUENCYNCYtoc20

MAX98357A/MAX98357B


12Maxim Integrated



0

10

20

30

40

50

60

70

80

90

100

10 100 1000 10000 100000

PSRR

(dB)

FREQUENCY (Hz)

POWER-SUPPLY REJECTION RATIOvs. FREQUENCY

toc27

0

10

20

30

40

50

60

70

80

90

100

2.5 3.0 3.5 4.0 4.5 5.0 5.5

PSRR

(dB)

SUPPLY VOLTAGE (V)

POWER-SUPPLY REJECTION RATIOvs. SUPPLY VOLTAGE

fS = 1kHz

toc28TURN-ON RESPONSE

OUTPUT1V/div

SD_MODE1V/div

toc29

2ms/div

TURN-OFF RESPONSE

OUTPUT1V/div

SD_MODE1V/div

toc30

1ms/div

BCLK2V/div

LRCLK2V/div

OUTPUT1V/div

toc30a

500µs/div

TURN-OFF RESPONSE(STANDBY MODE)

BCLK2V/div

LRCLK2V/div

OUTPUT1V/div

toc30b

2ms/div

TURN-ON RESPONSE(STANDBY MODE)

MAX98357A/MAX98357B


13Maxim Integrated



MAX98357A/MAX98357B


14Maxim Integrated



MAX98357A/MAX98357B


15Maxim Integrated

端子説明

ピン配置

端子名称機能

WLP TQFN

A1 4 SD_MODEシャットダウンおよびチャネル選択。デバイスをシャットダウン状態にする場合は、SD_MODEをローに駆動します。I2SまたはLJモードでは、SD_MODEでデータチャネルを選択します(表5)。TDMモードでは、SD_MODEとGAIN_SLOTの両方をチャネル選択に使用します(表7)。

A2 7, 8 VDD 電源入力

A3 9 OUTP 正のスピーカーアンプ出力

B1 1 DIN デジタル入力信号

B2 2GAIN_SLOT

利得およびチャネル選択。I2SおよびLJモードでは、アンプの出力利得を決定します(表8)。TDMモードでは、SD_MODEとともにチャネル選択に使用します(表7)。TDMモードでは、利得は12dBに固定されます。

B3 10 OUTN 負のスピーカーアンプ出力

C1 16 BCLK ビットクロック入力

C2 3, 11, 15 GND グランド

C3 14 LRCLK フレームクロック。I2SおよびLJモードの左/右クロック。TDMモードの同期クロック。

—5, 6,

12, 13N.C. 接続なし

— — EPエクスポーズドパッド。エクスポーズドパッドは内部で接続されていません。放熱のためにエクスポーズドパッドをベタグランドプレーンに接続します。

WLP

TOP VIEWBUMP SIDE DOWN

GNDBCLK LRCLK

GAIN_SLOTDIN OUTN

VDDSD_MODE OUTP

MAX98357AMAX98357B

+

A1

B1

C1 C2 C3

B2 B3

A3A2

15

16

14

13

5

6

7

GND

SD_M

ODE

8

DIN

OUTN

OUTP

N.C.

1 3

LRCLK

4

12 10 9

GND

BCLK

VDD

VDD

N.C.

N.C.

GAIN

_SLO

TGN

D

2

11

N.C.

TQFN

MAX98357AMAX98357B

TOP VIEW

+

MAX98357A/MAX98357B


16Maxim Integrated

詳細

MAX98357A/MAX98357BはデジタルPCM入力D級パワーアンプです。MAX98357AはDIN、BCLK、およびLRCLKを介して標準I2Sデータを受け付け、MAX98357Bは同じ入力を介して左詰めデータを受け付けます。また、両方のバージョンが最大8スロットの16ビットまたは32ビットTDMデータも受け付けます。このデジタルオーディオインタフェースは、通常はI2Sデータ伝送に必要となる外部MCLK信号が不要です。

SD_MODEは、どのデータワードがアンプによって出力されるかの選択およびICをシャットダウン状態にするために使用されます。これらのデバイスは、I2S/左詰めモードでは5つの利得設定を提供し、TDMモードでは固定12dBの利得を提供します。TDMモードのチャネル選択はSD_MODEとGAIN_SLOTの組み合わせによって設定します(表7)。

MAX98357A/MAX98357Bは低自己消費電流、包括的なクリック/ポップ抑制、および優れたRF耐性を特長とします。これらのICは、最小限の基板スペースのソリューションでAB級のオーディオ性能とD級の効率を提供します。D級アンプはスイッチモードアンプの電磁放射を大幅に改善するエッジレートおよびオーバーシュート制御回路を備えたスペクトラム拡散変調を特長とします。このアンプは起動時およびシャットダウン時の可聴過渡を低減するクリック/ポップ抑制を備えています。このアンプは熱過負荷および短絡保護を内蔵しています。

デジタルオーディオインタフェースのモードデジタルオーディオインタフェースの入力段は非常に柔軟で、8kHz〜96kHzのサンプリングレート、16/24/32ビット分解能のI2S/左詰めデータおよび最大8スロット、16ビットまたは32ビットの時分割多重(TDM)形式をサポートします。LRCLKのデューティサイクルが50%の場合、データ形式は型番の選択(MAX98357A/MAX98357B)によって決定されます。LRCLK用にフレーム同期パルスが使用されている場合、TDMモードではデータ形式が自動的に設定されます。フレーム同期パルスは最初のタイムスロットの開始を示します。

MCLK不要これらのICは、通常はPCM通信に使用される外部MCLK信号が不要です。

これによってICのサイズとピン数が削減されるのに加えて、EMIおよび基板カップリングの問題の可能性が低減します。

BCLKのジッタ耐性これらのICは、98dB以上のダイナミックレンジを維持しながら、40kHz以下のRMSジッタに対して0.5ns、広帯域RMSジッタに対して12nsのBCLKのジッタ耐性を特長とします(表1)。

BCLKの極性I2S/左詰めモードでの動作時、入力シリアルデータは常にBCLKの立上りエッジでクロックインされます。TDMモードでは、MAX98357AはBCLKの立上りエッジでシリアルデータをクロックインし、MAX98357BはBCLKの立下りエッジでシリアルデータをクロックインします(表2)。

LRCLKの極性LRCLKは、左チャネルデータまたは右チャネルデータのどちらが現在デジタルオーディオインタフェースによって読み取られているかを指定します。MAX98357AはLRCLKがローの場合に左チャネルワードを示し、MAX98357BはLRCLKがハイの場合に左チャネルワードを示します(表3)。

LRCLK は 8kHz、16kHz、32kHz、44.1kHz、48kHz、88.2kHz、および96kHzの周波数のみをサポートします。11.025kHz、12kHz、22.05kHz、および 24kHz のLRCLKクロックはサポートされません。BCLKが入力されている状態でLRCLKを除去しないでください。BCLKが入力されている状態でLRCLK を除去すると、大きいDC出力電圧など想定外の出力動作が生じる可能性があります。

スタンバイモードこれらのICはBCLKが除去されると自動的にスタンバイモードに移行します。BCLKがトグルを停止すると、ICは

表1. RMSジッタ耐性

表2. BCLKの極性

表3. LRCLKの極性

FREQUENCY RMS JITTER TOLERANCE (ns)

< 40kHz 0.5

40kHz–BCLK 12

MODE PART NUMBER BCLK POLARITY

I2S MAX98357A Rising edge

Left-justified MAX98357B Rising edge

TDMMAX98357A Rising edge

MAX98357B Falling edge

PART NUMBER LRCLK POLARITY (LEFT CHANNEL)

MAX98357A Low

MAX98357B High

MAX98357A/MAX98357B


17Maxim Integrated

自動的にスタンバイモードに移行します。スタンバイモードでは、D級スピーカーはオフになり、出力はハイインピーダンス状態になって、この条件の間に不要な電流が負荷に流れないことを確保します。スタンバイモードによって消費電力は通常動作時(340µA)より低減しますが、完全なシャットダウンほどの低さ(0.6µA)には達しません。スタンバイモードは、SD_MODEをローにするために利用可能なGPIOがない場合に消費電力を削減するために使用することができます。

DACのデジタルフィルタDACはデジタルローパスフィルタを備えており、使用しているサンプリングレートに基づいて音声再生用または音楽再生用に自動的に設定されます。このフィルタは、それがない場合に発生する可能性のあるエイリアス効果やその他の高周波数ノイズを除去します。表4に、自動的に選択されるデジタルフィルタの設定を示します。

SD_MODEとシャットダウン動作これらのICは、消費電流が0.6µA (typ)以下の低電力シャットダウンモードを備えています。シャットダウン時、出力段がハイインピーダンス状態に設定されるのを含めて、すべての内部ブロックがオフになります。ICをシャットダウンにするには、SD_MODEをローに駆動します。

SD_MODEの状態によって、アンプ出力に送られるオーディオチャネルが決まります(表5)。

ステレオ入力データの左ワードを選択するには、SD_MODEをハイに駆動します。ステレオ入力データの右ワードを選択するには、十分に小さい抵抗を介してSD_MODEをハイに駆動します。ステレオ入力データの左ワードと右ワードの両方(左/2 + 右/2)を選択するには、十分に大きい抵抗を介してSD_MODEをハイに駆動します。RLARGE

およびRSMALLは、以下の2つの式に従って、SD_MODEを駆動するVDDIO電圧(制御インタフェースからのロジック電圧)によって決まります。

RSMALL (kI) = 94.0 x VDDIO - 100

RLARGE (kI) = 222.2 x VDDIO - 100

デバイスが左チャネルモードに設定されている場合(SD_MODEが制御インタフェースによって直接ロジックハイに駆動されている場合)、SD_MODEの絶対最大定格の制限を超えないように注意してください。VDDが常にVDDIO以上であることを確保するのは、SD_MODEが絶対最大定格の制限を超えるのを防ぐ方法の1つです。アプリケーションでこれが不可能な場合(たとえば、VDD < 3.0VでVDDIO = 3.3Vの場合)、小さい抵抗値(約2kΩ)をSD_MODEと直列に追加してSD_MODE端子への電流を制限する必要があります。右チャネルまたは(左/2 + 右/2)モードを使用する場合、この点は問題になりません。

図4および図5は、オープンドレインドライバまたはプッシュプルドライバを使用する場合に外付け抵抗をSD_MODEに接続する方法を示しています。

表4. デジタルフィルタの設定

表5. SD_MODE制御

表6. SD_MODEのプルアップ抵抗値の例

LRCLK FREQUENCY

-3dB CUTOFF FREQUENCY

RIPPLE LIMIT CUTOFF FREQUENCY

STOPBAND CUTOFF FREQUENCY

STOPBAND ATTENUATION (dB)

fLRCLK < 30kHz 0.446 x fLRCLK 0.443 x fLRCLK 0.464 x fLRCLK 75

30kHz < fLRCLK < 50kHz 0.47 x fLRCLK 0.43 x fLRCLK 0.58 x fLRCLK 60

fLRCLK > 50kHz 0.31 x fLRCLK 0.24 x fLRCLK 0.477 x fLRCLK 60

SD_MODE STATUS SELECTED CHANNEL

High VSD_MODE > B2 trip point Left

Pullup through RSMALL B2 trip point > VSD_MODE > B1 trip point Right

Pullup through RLARGE B1 trip point > VSD_MODE > B0 trip point (Left/2 + right/2)

Low B0 trip point > VSD_MODE Shutdown

LOGIC VOLTAGE LEVEL (VDDIO) (V) RSMALL (kI) RLARGE (kI)

1.8 69.8 3003.3 210.2 634

MAX98357A/MAX98357B


18Maxim Integrated

図4. SD_MODEの抵抗の接続(オープンドレインドライバ使用時)

図5. SD_MODEの抵抗の接続(プッシュプルドライバ使用時)

GPIO

PROCESSOR VDDIO

R

100kI±8%

LEFT MODE

RIGHT MODE

LEFT/2 + RIGHT/2MODE

B2 (1.4V typ)

B1 (0.77V typ)

B0 (0.16V typ)

VSD_MODE

MAX98357AMAX98357B

GPIO

PROCESSOR

VDDIO

R

100kI±8%

LEFT MODE

RIGHT MODE

LEFT/2 + RIGHT/2MODE

B2 (1.4V typ)

B1 (0.77V typ)

B0 (0.16V typ)

VSD_MODE

MAX98357AMAX98357B

MAX98357A/MAX98357B


19Maxim Integrated

I2Sおよび左詰めモードMAX98357Aは、LRCLKの遷移後、新しいデータワードの開始前に1つのBCLKサイクルの遅延を許容することによって標準I2Sタイミングに従います(図6および図7)。MAX98357Bは、LRCLKの遷移を新しいデータワードの開始と一致させることによって左詰めタイミング仕様に従います(図8および図9)。LRCLKは 8kHz、16kHz、32kHz、44.1kHz、48kHz、88.2kHz、および96kHzの周波数のみをサポートします。11.025kHz、12kHz、22.05kHz、および24kHzのLRCLKクロックはサポートされません。BLCKが入力されている状態でLRCLKを除去しないでください。BCLK が入力されている状態でLRCLKを除去すると、大きいDC出力電圧など想定外の出力動作が生じる可能性があります。

デジタルオーディオインタフェースの出力モードは、SD_MODEの電圧によって選択されます。表5は、利用可能なモードがどのように選択されるかを示しています。トリップポイントB0〜B2は、｢Electrical Characteristics (電気的特性)｣の｢SD_MODE Comparator Trip Points (SD_MODEコンパレータトリップポイント)｣の項に記載されています。SD_MODEのプルアップ抵抗の値RSMALLおよび

RLARGEは、VDDIOの電圧レベルによって異なります。プルアップ抵抗の値については、表6を参照してください。

TDMモードTDMモードは、LRCLKの短いチャネル同期パルスを監視することによって自動的に検出されます。周波数検出器回路はビット深度を検出します。TDMモードでは、MAX98357A/ MAX98357Bは12dBの固定利得を備えます。GAIN_SLOTおよびSD_MODEは、TDMデータの8つのチャネルのどれにデバイスが応答するかの選択に使用します。表7は、チャネル選択用のGAIN_SLOTおよびSD_MODEの接続を示しています。MAX98357AのデータはBCLKの立上りエッジで有効になります。MAX98357BのデータはBCLKの立下りエッジで有効になります。

図10、図11、図12、および図13はTDMの動作を示し、フレーム同期パルスがLRCLKに使用されています。TDMモードでは、フレーム当り128 (16ビットモード)または256 (32ビットモード) BCLKサイクルが必要です。TDMモードでは、これらのICは16ビットまたは32ビット形式データのみを受け付け、8つのTDMスロットのいずれも選択することができます。

表7. TDMモードのチャネル選択

SD_MODE GAIN_SLOT CHANNEL BITS

Low X Off N/A

VDD GND 0 16/32

VDD VDD with 0I 1 16/32

VDD Float 2 16/32

VDD VDD with 100kI 3 16/32

VDD GND with 100kI 4 16/32

VDD through RLARGE GND 5 16/32

VDD through RLARGE Float 6 16/32

VDD through RLARGE VDD 7 16/32

MAX98357A/MAX98357B


20Maxim Integrated

図6. MAX98357AのI2Sデジタルオーディオインタフェースのタイミング(16ビット分解能)

LRCLK

BCLK

RIGHTLEFT

DIN D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0

16 BITS/CHANNEL SD_MODE = VDD

D15 D14

LEFT

LRCLK

BCLK

RIGHTLEFT

IGNORED


16 BITS/CHANNEL SD_MODE PULL UP THROUGH RSMALL (70K)

D15 D14

LEFT

IGNORED

LRCLK

BCLK

RIGHTLEFT


16 BITS/CHANNEL SD_MODE PULL UP THROUGH RLARGE (300k)

D15 D14

LEFT

MAX98357A/MAX98357B


21Maxim Integrated

図7. MAX98357AのI2Sデジタルオーディオインタフェースのタイミング(32ビット分解能)

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

LRCL

K

BCLK

RIGH

TLE

FT

DIN

IGNO

RED

LRCL

K

BCLK

RIGH

TLE

FT

DIN

IGNO

RED

LRCL

K

BCLK

RIGH

TLE

FT

DIN

LEFT

AND

RIG

HT S

UMM

ED

32 B

ITS/

CHAN

NEL,

SD_

MOD

E =

V DD

32 B

ITS/

CHAN

NEL,

SD_

MOD

E PU

LLUP

THR

OUGH

RSM

ALL

(70k

)

32 B

ITS/

CHAN

NEL,

SD_

MOD

E PU

LLUP

THR

OUGH

RLA

RGE

(300

k)

MAX98357A/MAX98357B


22Maxim Integrated

図8. MAX98357Bの左詰めデジタルオーディオインタフェースのタイミング(16ビット分解能)

D14D15 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 D15 D14



LRCLK

BCLK

RIGHTLEFT

DIN

16 BITS/CHANNEL, SD_MODE = VDD

IGNORED

IGNORED

LRCLK

BCLK

RIGHTLEFT

DIN

16 BITS/CHANNEL, SD_MODE PULLUP THROUGH RSMALL (70k)

LRCLK

BCLK

RIGHTLEFT

DIN

16 BITS/CHANNEL, SD_MODE PULLUP THROUGH RLARGE (300k)

LEFT AND RIGHT SUMMED

MAX98357A/MAX98357B


23Maxim Integrated

図9. MAX98357Bの左詰めデジタルオーディオインタフェースのタイミング(32ビット分解能)

LRCL

K

BCLK

RIGH

T

LEFT

LEFT

LEFT

DIN

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

32 B

ITS/

CHAN

NEL,

SD_

MOD

E =

V DD

D31

D30

32 B

ITS/

CHAN

NEL,

SD_

MOD

E PU

LLUP

THR

OUGH

RSM

ALL

(70k

)

LEFT

AND

RIG

HT S

UMM

EDD29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1

IGNO

RED

D0D3

1D3

0

LEFT

LRCL

K

BCLK

RIGH

T

DIN

32 B

ITS/

CHAN

NEL,

SD_

MOD

E PU

LLUP

THR

OUGH

RLA

RGE

(300

k)

IGNO

RED

LRCL

K

BCLK

RIGH

T

SDIN

D29

IGNO

RED

LEFT

LEFT

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

BCLK

MAX98357A/MAX98357B


24Maxim Integrated

図10. MAX98357AのTDM 16ビットDAIのタイミング

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

IGNO

RED

IGNO

RED

D15

D14

LD3

D0D1

TDM

16-B

IT D

ATA,

128

-BIT

FRA

ME,

DAT

A IN

CHA

NNEL

S 1-

6

IGNO

RED

IGNO

RED

TDM

16-B

IT D

ATA,

128

-BIT

FRA

ME

SD_M

ODE

TIED

TO

V DD,

GAI

N_SL

OT T

IED

TO G

ND, D

ATA

IN C

HANN

EL 0

TDM

16-B

IT D

ATA,

128

-BIT

FRA

ME

SD_M

ODE

TIED

TO

V DD

THRO

UGH

RLAR

GE, G

AIN_

SLOT

TIE

D TO

VDD

, DAT

A IN

CHA

NNEL

7

MAX98357A/MAX98357B


25Maxim Integrated

図11. MAX98357AのTDM 32ビットDAIのタイミング

IGNO

RED

IGNO

RED

TDM

32-B

IT D

ATA,

256

-BIT

FRA

ME

SD_M

ODE

TIED

TO

V DD

THRO

UGH

RLAR

GE, G

AIN_

SLOT

TIE

D TO

VDD

, DAT

A IN

CHA

NNEL

7

TDM

32-B

IT D

ATA,

256

-BIT

FRA

ME

SD_M

ODE

TIED

TO

V DD,

GAI

N_SL

OT T

IED

TO G

ND, D

ATA

IN C

HANN

EL 0

D31

D31

D30

D29

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

MAX98357A/MAX98357B


26Maxim Integrated

図12. MAX98357BのTDM 16ビットDAIのタイミング

TDM

16-B

IT D

ATA,

128

-BIT

FRA

ME

SD_M

ODE

TIED

TO

V DD,

GAI

N_SL

OT T

IED

TO G

ND, D

ATA

IN C

HANN

EL 0

TDM

16-B

IT D

ATA,

128

-BIT

FRA

ME

SD_M

ODE

TIED

TO

V DD

THRO

UGH

R LAR

GE, G

AIN_

SLOT

TIE

D TO

VDD

, DAT

A IN

CHA

NNEL

7

TDM

16-B

IT D

ATA,

128

-BIT

FRA

ME

DATA

IN C

HANN

ELS

1-6

IGN

ORE

D

D15

D14

D13

D15

D14

LD3

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

IGN

ORE

D

D15

D15

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D14

D13

D12

D11

D10

D9D8

D7D6

D5D4

D3D2

D1D0

D1D0

IGN

ORE

DIG

NO

RED

MAX98357A/MAX98357B


27Maxim Integrated

TDM

32-B

IT D

ATA,

256

-BIT

FRA

ME

SD_M

ODE

TIED

TO

V DD,

GAI

N_SL

OT T

IED

TO G

ND, D

ATA

IN C

HANN

EL 0

TDM

32-B

IT D

ATA,

256

-BIT

FRA

ME

SD_M

ODE

TIED

TO

V DD

THRO

UGH

R LAR

GE, G

AIN_

SLOT

TIE

D TO

VDD

, DAT

A IN

CHA

NNEL

7

IGN

ORE

D

IGN

ORE

D

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D18

D17

D16

D15

D14

D13

D12

D11

D10

D09

D08

D07

D06

D05

D04

D03

D02

D01

D0D3

1D3

0D2

9D1

9

D31

D30

D29

D28

D27

D26

D25

D24

D23

D22

D21

D20

D18

D17

D16

D15

D14

D13

D12

D11

D10

D09

D08

D07

D06

D05

D04

D03

D02

D01

D0D1

9

図13. MAX98357BのTDM 32ビットDAIのタイミング

MAX98357A/MAX98357B


28Maxim Integrated

D級スピーカーアンプフィルタレスD級アンプは、AB級アンプより大幅に高い効率を提供します。D級アンプの高効率は、出力段トランジスタのスイッチング動作によるものです。D級出力段に関連する電力損失の大部分は、MOSFETのオン抵抗によるI2R損失および自己消費電流のオーバーヘッドに起因します。

超低EMIフィルタレス出力段従来のD級アンプは、EN55022B電磁干渉(EMI)規制規格に適合するために外付けのLCフィルタ(またはシールド)を使用する必要があります。マキシムのアクティブ放射制限エッジレート制御回路およびスペクトラム拡散変調は、最大92%の効率を維持しながらEMI放射を低減します。

マキシムのスペクトラム拡散変調モードは、広帯域スペクトル成分を平坦化するとともに、独自の手法によってスイッチング周期のサイクル単位の変動がオーディオ再生または効率を劣化させないことを確保します。これらのICのスペクトラム拡散変調は中心周波数(330kHz)に対して±20kHzだけスイッチング周波数をランダムに変化させます。10MHz以上では、広帯域スペクトルはEMIの面でノイズのように見えます(図14)。

スピーカー電流制限スピーカーアンプの出力電流が電流制限(2.8A typ)を上回った場合、ICは約100µsにわたって出力をディセーブルします。100µsの最後に、出力は再イネーブルされます。フォルト状態が依然として存在する場合、ICはフォルト状態が除去されるまで出力のディセーブルと再イネーブルを継続します。

利得の選択これらのICは、I2S/左詰めモードで1つの利得入力(GAIN_SLOT)を介して5つの設定可能な利得の選択を提供します。利得はDACのフルスケール出力(2.1dBV)を基準とします(表8)。TDMモードでは、利得は自動的に固定の12dBに設定されます。所望の出力スイングが電源電圧レールによって制限されないと仮定すると、これらのICの出力レベルはデジタル入力信号レベルおよび選択したアンプ利得に基づいて以下の式に従って計算することができます。

出力信号レベル(dBV) = 入力信号レベル(dBFS) + 2.1dB + 選択されたアンプ利得(dB)

ここで、0dBFSは0dBVを基準とします。

クリック/ポップ抑制ICのスピーカーアンプはマキシムの包括的なクリック/ポップ抑制を特長とします。起動時、クリック/ポップ抑制回路は入力信号をミュートから0dBへと漸増させることによってデバイス内部の可聴過渡ソースを低減します。シャットダウン移行時、差動スピーカー出力は同時にGNDに低下します。

MAX98357の包括的なクリック/ポップ抑制は、起動またはパワーダウンシーケンスによる影響を受けません。SD_MODEの遷移の前または後にDAIクロックを印加しても、同じクリック/ポップ性能が得られます。MAX98357はシャットダウン移行時の音量漸減応答を備えていません。最適なクリック/ポップ性能を実現するために、MAX98357をパワーダウンする前にSDINのデジタルデータを漸減してください。

表8. 利得の選択

図14. 12インチのスピーカーケーブルでのEMI (出力フィルタなし)

GAIN_SLOT I2S/LJ GAIN (dB)

Connect to GND through 100kI Q5% resistor

15

Connect to GND 12

Unconnected 9

Connect to VDD 6

Connect to VDD through 100kI Q5% resistor

3

FREQUENCY (MHz)

EMIS

SION

S LE

VEL

(dBµ

V/m

)

900800600 700200 300 400 500100

10

30

50

70

90

-100 1000

MAX98357A/MAX98357B


29Maxim Integrated

図15. 左チャネルPCM動作(6dB利得)

図16. 左チャネルPCM動作(12dB利得)

アプリケーション情報

OUTP

OUTN

GAIN_SLOT VDD

2.5V TO 5.5V

0.1µF10µF

GPIO*

CODEC

BIT CLOCK

FRAME CLOCK

DATA OUT

SD_MODE

BCLK

LRCLK

DIN

GND

*RESPONDS TO LEFT CHANNEL WHEN GPIO IS HIGH.THE MAX98357A/B ARE SHUT DOWN WHEN GPIO IS LOW.

MAX98357AMAX98357B

B2 A2A1

C1

C3

B1C2

B3

A3

OUTP

OUTN

GAIN_SLOT VDD

2.5V TO 5.5V

0.1µF10µF

GPIO*

CODEC

BIT CLOCK

FRAME CLOCK

DATA OUT

SD_MODE

BCLK

LRCLK

DIN

*RESPONDS TO LEFT CHANNEL WHEN GPIO IS HIGH.THE MAX98357A/B ARE SHUT DOWN WHEN GPIO IS LOW.

MAX98357AMAX98357B

GND

B2 A2A1

C1

C3

B1C2

B3

A3

MAX98357A/MAX98357B


30Maxim Integrated

図17. 右チャネルPCM動作(6dB利得)

図18. (左/2 + 右/2) PCM動作(6dB利得)

OUTP

OUTN

GAIN_SLOT VDD

2.5V TO 5.5V

0.1µF10µF

SD_MODE

BCLK

LRCLK

RSMALL(69.8kI)**

DIN

GND

*RESPONDS TO RIGHT CHANNEL WHEN GPIO IS HIGH.**69.8kI ASSUMES VGPIO = 1.8V.THE MAX98357A/B ARE SHUT DOWN WHEN GPIO IS LOW.

MAX98357AMAX98357B

GPIO*

CODEC

BIT CLOCK

FRAME CLOCK

DATA OUT

B2 A2A1

C1

C3

B1C2

B3

A3

OUTP

OUTN

GAIN_SLOT VDD

2.5V TO 5.5V

0.1µF10µF

SD_MODE

BCLK

LRCLK

RLARGE(300kI)**

DIN

GND

*LEFT AND RIGHT CHANNELS SUMMED WHEN GPIO IS HIGH.**300kI ASSUMES VGPIO = 1.8V.THE MAX98357A/B ARE SHUT DOWN WHEN GPIO IS LOW.

MAX98357AMAX98357B

GPIO*

CODEC

BIT CLOCK

FRAME CLOCK

DATA OUT

B2 A2A1

C1

C3

B1C2

B3

A3

MAX98357A/MAX98357B


31Maxim Integrated

図19. ステレオPCM動作(2つのICを使用)

OUTP

OUTN

GAIN_SLOT VDD

2.5V TO 5.5V

0.1µF10µF

GPIO*

CODEC

BIT CLOCK

FRAME CLOCK

DATA OUT

SD_MODE

BCLK

LRCLK

RSMALL(69.8kI)**

DIN

GND

*RESPONDS TO RIGHT CHANNEL WHEN GPIO IS HIGH.**69.8kI ASSUMES VGPIO = 1.8V.THE MAX98357A/B ARE SHUT DOWN WHEN GPIO IS LOW.

MAX98357AMAX98357B

OUTP

OUTN

GAIN_SLOT VDD

2.5V TO 5.5V

0.1µF10µF

SD_MODE

BCLK

LRCLK

DIN

GND

*RESPONDS TO CHANNEL 0 WHEN GPIO IS HIGH.THE MAX98357A/B ARE SHUT DOWN WHEN GPIO IS LOW.

MAX98357AMAX98357B

B2 A2A1

C1

C3

B1 C2

B3

A3

B2 A2A1

C1

C3

B1C2

B3

A3

MAX98357A/MAX98357B


32Maxim Integrated

図20. チャネルTDM動作(利得は12dBに固定)

OUTP

OUTN

GAIN_SLOT VDD

2.5V TO 5.5V

0.1µF 10µF

SD_MODE

BCLK

LRCLK

DIN

GND



MAX98357AMAX98357B

B2 A2A1

C1

C3

B1 C2

B3

A3

OUTP

OUTN

GAIN_SLOT VDD

2.5V TO 5.5V

0.1µF 10µF

SD_MODE

BCLK

LRCLK

DIN

GND

MAX98357AMAX98357B

B2 A2A1

C1

C3

B1 C2

B3

A3

OUTP

OUTN

GAIN_SLOT VDD

2.5V TO 5.5V

0.1µF 10µF

SD_MODE

BCLK

LRCLK

DIN

GND

MAX98357AMAX98357B

B2 A2A1

C1

C3

B1 C2

B3

A3


OUTP

OUTN

GAIN_SLOT VDD

2.5V TO 5.5V

100kI0.1µF 10µF

SD_MODE

BCLK

LRCLK

DIN

GND

MAX98357AMAX98357B

B2 A2A1

C1

C3

B1 C2

B3

A3

GPIO*

CODEC

BIT CLOCK

FRAME CLOCK

DATA OUT


MAX98357A/MAX98357B


33Maxim Integrated

ファンクションダイアグラム

フィルタレスD級動作従来のD級アンプは、アンプの出力からオーディオ信号を復元するために出力フィルタを必要とします。フィルタはコスト、サイズを増大させ、効率およびTHD+N性能を低下させます。これらのICのフィルタレス変調方式は、出力フィルタが不要です。これらのデバイスは、スピーカーコイルに固有のインダクタンスおよびスピーカーと人間の耳の両方が持つ自然のフィルタ効果を利用して方形波出力のオーディオ成分を復元します。

ICのスイッチング周波数はほとんどのスピーカーの帯域幅より大幅に高いため、スイッチング周波数に起因するボイスコイルの動きは非常にわずかです。直列インダクタンスが10µH以上のスピーカーを使用してください。標準的な8Ωのスピーカーは20µH〜100µHの範囲の直列インダクタンスを示します。

電源入力VDDは2.5V〜5.5Vの範囲で、スピーカーアンプを含む ICに給電します。0.1µFと10µFのコンデンサでVDDをGNDに接続してください。アプリケーションによっては10µFのバイパスコンデンサのみが必要な場合があり、1つの外付け部品での動作が可能になります。VDDと電源の間に長い入力トレースを使用する場合は、ICに追加のバルクコンデンサを適用してください。

レイアウトとグランド処理最高の性能を実現するためには、適切なレイアウトとグランド処理が不可欠です。優れたグランド処理によってオーディオ性能が向上し、オーディオ信号へのスイッチングノイズの結合が防止されます。

太い、低抵抗の出力トレースを使用してください。負荷インピーダンスの減少にともなって、デバイスの出力から流れる電流は増大します。より大電流では、出力トレースの抵抗値によって負荷に供給される電力が減少します。たとえば、スピーカー出力から2Wが100mΩの総スピーカートレースを介して4Ωの負荷に供給される場合、スピーカーに供給されるのは1.904Wになります。10mΩの総スピーカートレースを介して出力が供給される場合は、1.951Wがスピーカーに供給されます。太い出力、電源、およびグランドトレースもICの消費電力を向上させます。出力トレースの寄生容量によって、自己消費電流はVDD x 330kHz x CPARASITICだけ増大します。

たとえば、VDD = 5Vおよび総寄生容量100pF (各出力トレースが50pF)の場合、自己消費電流の増大は5 x 330kHz x 100pF = 165µAです。

これらのICは、本質的に優れたRF耐性を備えるように設計されています。最高の性能を実現するために、上面または裏面PCBプレーン上のすべての信号トレースの周囲にグランドフィルを追加してください。

2.5V TO 5.5V

0.1µF10µF

LRCLK

BCLK

DIN

SD_MODEINTERPOLATOR DAC

CLASS DOUTPUTSTAGE

OUTP

GAIN_SLOTVDD

OUTN

DIGITALAUDIO

INTERFACE

C3

B1

C1

A1

C2

A2 B2

A3

B3

MAX98357AMAX98357B

GND

MAX98357A/MAX98357B


34Maxim Integrated

型番

+は鉛(Pb)フリー/RoHS準拠パッケージを表します。T = テープ&リール。/Vは車載認定製品を表します。

WLPアプリケーション情報WLPの構造、寸法、テープキャリア情報、PCB手法、ピンパッドレイアウト、および推奨リフロー温度プロファイルに関する最新のアプリケーション詳細情報、および信頼性試験結果に関する最新情報については、アプリケーションノート1891 ｢ウェハレベルパッケージ(WLP)とその応用｣を参照してください。図21は、これらのICで使用されているWLPピンの寸法を示しています。

図21. MAX98357A/MAX98357BのWLPピンの寸法

PARTTEMP

RANGEPIN-

PACKAGETOP

MARK

MAX98357AETE+-40NC to +85NC

16 TQFN —

MAX98357AETE+T-40NC to +85NC

16 TQFN —

MAX98357AEWL+T-40NC to +85NC

9 WLP +AKM

MAX98357AGTE/V+-40NC to +105NC

16 TQFN +AKV

MAX98357BETE+-40NC to +85NC

16 TQFN —

MAX98357BETE+T-40NC to +85NC

16 TQFN —

MAX98357BEWL+T-40NC to +85NC

9 WLP +AKN

0.21mm

0.24mm

MAX98357A/MAX98357B


35Maxim Integrated

パッケージ最新のパッケージ図面情報およびランドパターン(フットプリント)はwww.maximintegrated.com/jp/packaging を参照してください。なお、パッケージコードに含まれる｢+｣、｢#｣、または｢-｣はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点を注意してください。

パッケージタイプパッケージコード外形図No. ランドパターンNo.

9 WLP W91F1+1 21-0896 アプリケーションノート1891を参照

16 TQFN T1633+4 21-0136 90-0031

TMintegratedmaxim

0.05 AB

0.05 S

TIE WANG 06/27/14

http://www.maximintegrated.com/jp/packaging

http://pdfserv.maximintegrated.com/package_dwgs/21-0896.PDF

http://www.maximintegrated.com/jp/app-notes/index.mvp/id/1891

http://pdfserv.maximintegrated.com/package_dwgs/21-0136.PDF

http://pdfserv.maximintegrated.com/land_patterns/90-0031.PDF

MAX98357A/MAX98357B


36Maxim Integrated

パッケージ(続き)

最新のパッケージ図面情報およびランドパターン(フットプリント)はwww.maximintegrated.com/jp/packaging を参照してください。なお、パッケージコードに含まれる｢+｣、｢#｣、または｢-｣はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点を注意してください。


MAX98357A/MAX98357B


37Maxim Integrated

パッケージ(続き)

最新のパッケージ図面情報およびランドパターン(フットプリント)はwww.maximintegrated.com/jp/packaging を参照してください。なお、パッケージコードに含まれる｢+｣、｢#｣、または｢-｣はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点を注意してください。


MAX98357A/MAX98357B


改訂履歴

Maxim Integratedは完全にMaxim Integrated製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。Maxim Integratedは随時予告なく回路及び仕様を変更する権利を留保します。｢Electrical Characteristics (電気的特性)｣の表に示すパラメータ値 (min、maxの各制限値)は、このデータシートの他の場所で引用している値より優先されます。

Maxim Integrated 160 Rio Robles, San Jose, CA 95134 USA 1-408-601-1000 3 8© 2016 Maxim Integrated Products, Inc. Maxim IntegratedおよびMaxim IntegratedのロゴはMaxin Integrated Products, Inc.の商標です。

マキシム･ジャパン株式会社　　〒141-0032　東京都品川区大崎1-6-4 大崎ニューシティ 4号館 20F　　TEL: 03-6893-6600

版数改訂日説明改訂ページ

0 9/13 初版 —

1 11/13 2つの新しいTOCを追加、TOC 29を差し替え、図1〜3を更新、および各種の修正1, 4–20,

29–32, 34

2 8/14 標準的仕様のTQFNパッケージのTHD+Nを追加 5

3 1/15 スペクトラム拡散帯域幅の仕様を更新 5, 28

4 2/15 車載認定製品を追加 34

5 6/15 TOC 30aおよび30bを更新 12

6 8/15 WLPパッケージのパッケージ外形を修正 36

7 2/16 開発中の製品の記述を削除 34

8 6/16 MAX98357AGTE/V+についての開発中の製品の記述を削除 34

max98357a/max98357b - maxim integrated...max98357a/max98357b...

Documents