ENTER

9.1 DECODIFICADORES

9.2 DECODIFICADORES/MANEJADORES DE BCD A SIETE SEGMENTOS

9.3 EXHIBIDORES CON CRISTAL LIQUIDO (LCD)

9.4 CODIFICADORES

9.5 SIMBOLOS IEEE/ANSI

9.6 DETECCION DE FALLAS

9.7 MULTPIPLEXORES (selectores de datos)

9.8 APLICACIONES DE LOS MULTIPLEXORES

9.9 DEMULTIPLEXORES (distribuidores de datos)

9.10 INFORMACION ADICIONAL SOBRE LA SIMBOLOGIA IEEE/ANSI

9.11EJEMPLOS ADICIONALES SOBRE DETECCION DE FALLAS

9.12 COMPARADORES DE MAGNITUD

9.13 CONVERTIDORES DE CÓDIGO

9.14 CANAL DE DATOS

9.15 REGISTROS DE TRES ESTADOS 74173/LS173/HC173

9.16 OPERACIÓN DEL CANAL DE DATOS

DECODIFICADOR: Es un circuito lógico que acepta un conjunto de entradas que representan números binarios y que activan solamente la salida que corresponde a dicho dato de entrada.

ESQUEMA

Diagrama General

• Entradas de Habilitación.

•Ejemplo 9-2.

• Decodificador de BCD a decimal (7442)

• Decodificador/ manejador de BCD a decimal:

• Aplicaciones del Decodificador:

• Ejemplo 9-3:

Entradas de HABILITACIÓN: Algunos decodificadores tienen uno o mas entradas de HABILITACIÓN que se utilizan para controlar la operación del decodificador.

EJEMPLO

DECODIFICADOR 74LS138

• Decodificador con tres entradas y ocho salidas.

• El código de entrada se aplica en A2, A1 y A0, donde A2 es el MSB

• La barra sobrepuesta de inversión indica que se trata de salidas activas en BAJO.

• Las entradas E1, E2 y E3 son entradas de habilitación.

DIAGRAMA LOGICO SIMBOLO LÓGICO

DIAGRAMA LÓGICO

SIMBOLO LÓGICO

TABLA DE VERDAD

EJEMPLO 9-2:

ESQUEMA SOLUCIÓN

SOLUCION

SOLUCIÓN:

DECODIFICADOR DE BCD A DECIMAL (7442)

Decodificador/ manejador de BCD a decimal:

• El TTL 7445 es un decodificador/ manejador de BCD a decimal.

• Puede trabajar con corrientes y voltajes mayores que los TTL común.

• Puede consumir hasta 80mA en el estado BAJO y 30V en el estado ALTO.

Aplicaciones del Decodificador:

• Se emplean cuando se desea activar una o más salidas cuando se presenta una combinación en los niveles de entrada.

• Se emplean para temporizar o para poner señales en secuencia.

EJEMPLO 9-3:

Describa la operación del circuito:

CIRCUITO

Diagrama de Tiempos:

• Decodificadores/Manejadores de BCD a siete segmentos

• Exhibidores con LED de ánodo común en contra de cátodo común

Decodificadores/Manejadores de BCD a siete segmentos

• Se emplean para formar los caracteres decimales de 0 a 9 y algunas veces los caracteres hexadecimales de A a F.

• Se utiliza este decodificador para tomar una entrada BCD y dar las salidas que pasarán corriente por los segmentos indicados que consiste en un arreglo de diodos LED.

EJEMPLO

Decodificador/manejador de BCD a siete segmentos (7447)

• Tiene salidas activas en BAJO

• Están diseñados para activar segmentos específicos aun de códigos mayores que 1001.

• La entrada del código 1111 (15) borra todos los segmentos.

ESQUEMA

Exhibidores con LED de ánodo común en contra de cátodo común

• En el tipo de ánodo común, los ánodos de todos los segmentos están unidos, junto con Vcc.

• En el tipo de cátodo común, los cátodos de todos los segmentos están unidos y conectados a tierra.

• Exhibidores con Cristal líquido (LCD)

• Manejo de un LCD:

Exhibidores con Cristal líquido (LCD)

• Controla la reflexión e la luz disponible.

• El consumo de corriente es bajo en comparación con los LED.

• Aplicando un voltaje entre el segmento y el plano posterior el segmento cambia a ENCENDIDO.

• El voltaje cero hace que el segmento cambie a APAGADO.

• Figura.

• La frecuencia de ca. por lo general no es menor de 25Hz.

Manejo de un LCD:

• En vez de aplicar una señal alterna, se puede aplicar ondas cuadradas fuera de fase al segmento y al plano posterior.

• Cuando CONTROL es BAJO (Figura), el segmento está apagado.

•Cuando CONTROL es ALTO el segmento está encendido.

• Se puede emplear el 4511 como exhibidor LCD, acoplando compuertas EX-OR para las señales de control (Figura).

• El decodificador/excitador y las compuertas EX-OR están encapsuladas en el CI CMOS 74HC4543.

Método para conducir un segmento LCD

Método para manejar un segmento LCD de 7 segmentos

CODIFICADORES: Un Codificador es un circuito digital que produce un código de salida que depende de cuál de las entradas se encuentra activa

ESQUEMA

Diagrama General

Codificador de Binario a Octal

Codificador de Binario a Octal

• Para que funcione adecuadamente solo puede estar activa una entrada a la vez

• Codificadores de Prioridad

• Codificador de prioridad de decimal a BCD 74147

• Codificador Interruptor

• Ejemplo

Codificadores de Prioridad

• Tipo especial de decodificador que detecta cuando dos o más entradas son activadas al mismo tiempo y genera un código que corresponde a la entrada con mayor prioridad.

• Codificador de prioridad de decimal a BCD 74147 tiene 9 líneas activas a BAJO como ingresos y produce como salida el código BCD negado.

Codificador 74147 de prioridad decimal a BCD

Codificador Interruptor

• Se puede emplear el 74147 como codificador interruptor.

• Los interruptores son del tipo normalmente abierto.

• Este decodificador se puede emplear cuando se tenga que introducir manualmente datos BCD en un sistema digital.

• Ejemplo.

Interruptor codificador de decimal a BCD

Circuito para entrada por teclado de un número de tres dígitos en el registro de almacenamiento

Símbolos IEEE / ANSI

• Símbolo IEEE/ANSI para el CI Decodificador 7442 de BCD a decimal.

• Símbolo IEEE/ANSI para el CI Decodificador 7445 de BCD a decimal, el dispositivo es un Buffer y sus salidas son a colector abierto.

• Símbolo IEEE/ANSI para el CI Codificador 74LS138 de binario a octal, las entradas de habilitación están combinadas en un bloque AND.

• Símbolo IEEE/ANSI para el CI Codificador 74147 de prioridad.

Decodificador 7442

Decodificador 7445

Decodificador 74LS138

Codificador 74147

Detección de fallas

• Ejemplo 9-7.

• Ejemplo 9-8.

Detección de fallas

Ejemplo 9-7.

Un técnico realiza pruebas sobre el circuito de la figura 9-4 utilizando un grupo de interruptores para aplicar códigos de entrada desde A4 hasta A0. Prueba cada posible entrada y verifica la correspondiente salida del decodificador para ver si ésta está activada. Con todo esto, observa que todas las salidas que son números impares responden de manera correcta, pero las salidas que son pares no responden cuando se aplica el código asociado con ellas. ¿Cuáles son las causas más probables de falla?

SOLUCIÓN

Solución

Resulta claro que para activar cada salida que es un número par, se requiere de un código de entrada con A0 = 0. De este modo, las fallas más probables son:• Falla en el interruptor conectado a la salida A0• Un circuito abierto en la trayectoria que une al interruptor con la línea A0• Un cortocircuito externo desde la línea A0 hacia Vcc• Un cortocircuito interno que une Vcc con las entradas en A0 de cualquiera de los circuitos

Ejemplo 9-8.

Un técnico alambra las salidas de un contador BCD con las entradas del decodificador/manejador de la figura 9-8. Hecho esto, aplica pulsos con una frecuencia muy baja en la entrada del contador y observa el dispositivo de exhibidor con LED, el cual se muestra a continuación. A medida que el contador comienza el conteo ascendente desde 0000 hasta1001. Examine con cuidado la secuencia observada y trate de predecir la falla más probable.

SOLUCIÓN

Solución

Al comparar lo observado con lo esperado para cada conteo, observamos varias cosas importantes: • Para aquellos conteos donde el dígito observado es incorrecto, el patrón observado en los segmentos no corresponde a ningún conteo mayor de 1001. • Esto descarta una falla en el contador o en el alambrado que va desde el contador hacia el decodificador/manejador. • Los segmentos que corresponden a patrones correctos (0, 1, 3, 6, 7 y 8) tienen la propiedad común de que los segmentos e y f están ambos o encendidos o apagados. • Los patrones incorrectos tienen la propiedad común de que los segmentos e y f presentan estados opuestos a los que deberían tener; es decir, si intercambiamos los estados de estos dos segmentos e y f, entonces obtenemos el patrón correcto.

Multiplexores (Selectores de Datos): Circuito lógico que, dependiendo del estado de sus entradas de selección, lleva uno de sus varios datos a su salida.

DIAGRAMA

DIAGRAMA FUNCIONAL DE UN MULTIPLEXOR DIGITAL (MUX)

Multiplexor básico de dos entradas: El nivel lógico que se aplica a la entrada S determina qué compuerta AND de habilita.

Multiplexor de cuatro entradas.

Multiplexor de ocho entradas.

Ejemplo 9-9: En la figura describa la operación del circuito.

Multiplexor cuádruple de dos entradas (74157/LS157/HC157)

Multiplexor de dos entradas

Multiplexor de cuatro entradas

Multiplexor de ocho entradas

Solución: Se emplean dos 74151 combinados para formar un multiplexor de 16

Multiplexor 74157

Aplicaciones de los Multiplexores

Dirección de los datos: Los multiplexores pueden dirigir los datos desde una de varias fuentes hasta un destino. Ejemplo.

Conversión de Paralelo a Serial: Proceso por el que todos los bits de datos se presentan simultáneamente en la entrada del circuito y entonces son transmitidos hacia la salida de éste uno a la vez. Ejemplo.

Secuencia de Operaciones: Ejemplo.

Generación de funciones lógicas: Los multiplexores se pueden utilizar para implantar funciones lógicas directamente desde una tabla de verdad, en este caso las entradas de selección funcionan como variable lógicas y cada entrada se dato se conecta en ALTO o BAJO. Ejemplo.

Sistema para presentar visualmente dos contadores BCD de dígitos múltiples, uno a la vez

Convertidor de Paralelo a serial

Secuenciador de control de 7 etapas

Multiplexor que se usa para implantar una función lógica descrita por la tabla de verdad

Demultiplexores (Distribuidores de datos): Circuito lógico que, dependiendo del estado de sus entradas de selección, canaliza los datos que están en su entrada hacia una de las varias salidas.

DIAGRAMA

Demultiplexor General

Demultiplexor de 1 a 8 líneas: Los CI decodificadores pueden emplearse como demultiplexor, con las entradas de código que sirve como las entradas de SELECCIÓN.

El decodificador 74LS138 puede funcionar como un demultiplexor cuando E1 se utiliza como entrada da datos.

Demultiplexor de reloj: Transmite la señal de éste hacia el destino determinado por el código aplicado en las entradas de selección.

Sistema de seguridad y vigilancia: Se puede utilizar una combinación multiplexor/demultiplexor para manejar ocho puertas.

Sistema de transmisión de datos asíncronos.

Formas de onda durante un ciclo completo de transmisión.

Demultiplexor de 1 a 8 líneas

El decodificador 74138 como multiplexor

Demultiplexor de reloj

Sistema de Seguridad y Vigilancia

Sistema de Transmisión de datos asíncronos

Formas de Onda durante un ciclo completo de transmisión

Información Adicional sobre la simbología IEEE/ANSI

Símbolo IEEE/ANSI Demux 74151: La etiqueta G0/7 denota la dependencia AND entre las entradas de selección y cada una de las entradas de datos.

Símbolo IEEE/ANSI Multiplexor 74157: El CI contiene cuatro MUX de dos entradas. La notación G1 indica la dependencia AND que existe la entrada de selección y la entrada de datos.

Símbolo IEEE/ANSI Multiplexor 74150: Tiene 16 entradas y cuatro entradas de selección.

Símbolo IEEE/ANSI Demultiplexor 74LS138.

Demux 74151

Multiplexor 74157

Multiplexor 74150

Demultiplexor 74138

Ejemplos Adicionales sobre Detección de Fallas

• Ejemplo 9-13:

• Ejemplo 9-14:

• Ejemplo 9-15:

Ejemplos Adicionales sobre Detección de Fallas

Ejemplo 9-13:

Considere el circuito de la figura 9-25. Al realizar una prueba sobre el circuito, se obtuvieron los resultados de la tabla 9-2. ¿Cuál es la falla más probable en este circuito?

SOLUCIÓN

Solución:

Existe una falla en alguna parte entre la salida de la selección de unidades del contador 2 y las entradas I0 del MUX correspondientes a las unidades. Debemos comparar los patrones de bits de los valores real y visualizado de las unidades para el contador 2 (tabla 9-3).

Vemos que el dígito presentado para las unidades del contador 2, siempre es igual al dígito de unidades del contador 1, probablemente es resultado de un nivel lógico ALTO constante en la entrada de selección de las unidades en el MUX. La causa más probable de este nivel ALTO es un circuito abierto en la trayectoria entre la entrada de selección de las decenas en el MUX y la entrada de selección de unidades del mismo dispositivo.

Ejemplo 9-14:

Se hacen pruebas al sistema de vigilancia y seguridad de la figura 9-33 y los resultados obtenidos se presentan en la tabla 9-4. ¿Qué posibles fallas son las que pueden producir estos resultados?

SOLUCIÓN

Solución:

La causa más probable de este comportamiento es un nivel lógico ALTO constante en A2, ya que esto siempre haría que el código de selección fuese mayor o igual que 4; con esto se sumaría cuatro a los códigos de selección del 0 hasta el 3.

Ejemplo 9-15:

Un técnico realiza pruebas sobre un sistema de transmisión síncrona de datos que no funciona de manera correcta (figura 9-34). Se utiliza un osciloscopio para observar las salidas del MUX y del DEMUX durante un ciclo de transmisión, cuyos resultados se muestran en la figura 9-38. ¿Cuáles son las posibles causas del mal funcionamiento?

SOLUCIÓN

Solución:

• Todas las señales parecen ser correctas entre t0 y t9; la señal Oo contiene el dato serial que proviene del registro A y la señal O1 contiene el dato serial que proviene del registro B.• Las salidas O2 y O3 nunca son activadas.• Entre t10 y t14, la salida Oo, en lugar de O2 , contiene el dato serial que proviene del registro C.• Entre t14 y t18, la salida O1, en lugar de O3 contiene el dato serial que proviene del registro D.

Comparadores de Magnitud: Compara dos cantidades binarias de entrada y que genera como salida un indicador que señal si las entradas son iguales; sin no lo son entonces la salida indica cuál es el mayor.

Entrada de datos: El 74HC85 compara dos números binarios sin signo de cuatro bits cada uno (A y B).

Salidas: El 74HC85 tiene 3 salidas que son activas en el nivel ALTO. La salida OA>B, OA<B y OA=B.

Conexión en cascada de las entradas: La conexión en cascada de carias entradas proporcionan un medio para ampliara la operación de comparación a más de 4 bits. Ejemplo: Comparador de 4 bits y Comparador de 8 bits

Aplicaciones: Los comparadores de magnitud se emplean a menudo como parte de la circuitería de decodificación de direcciones.

También son útiles en aplicaciones de control.

Símbolo IEEE/ANSI: Comparador 74HC85.

Comparador 74HC85

Comparados de cuatro bits

Comparados de ocho bits

Comparador 74HC85

Convertidores de Código: Es un circuito lógico que cambia los datos presentados en un tipo de código binario a otro código binario.

Idea Básica: El Diagrama presenta la idea básica para un convertidor de BCD a binario de 2 dígitos.

Proceso de Conversión: Se calcula la suma binaria de los equivalentes binarios de todos aquellos bits de la representación BCD que son unos. (Ejemplo).

Implantación del circuito: El proceso de conversión puede efectuarse mediante el uso de circuitos sumadores binarios. (Ejemplo).

Otras maneras de implantar el convertidor de código: Es más eficiente hacer uso de memorias (ROM) o de dispositivos lógicos programables (PLD).

Idea Básica para un convertidor de dos dígitos BCD a binario

Equivalentes binarios de las ponderaciones decimales para cada bit BCD

Convertidor de BCD a binario implantado con sumadores paralelos de cuatro bits 74LS83

Canal de Datos: Son líneas Bidireccionales que llevan los datos entre el CPU y la memoria, o entre el CPU y los dispositivos de E / S.

EJEMPLO

Tres diferentes dispositivos pueden transmitir datos de 8 bits en un canal de datos de 8 líneas a un microprocesador; solo se habilita un

dispositivo a la vez, de modo que evita la contención del canal.

Registro de Tres Estados 74173/LS173/HC173: El 74173 es un registro de cuatro bits con capacidad de entrada y salida en paralelo.

DIAGRAMA

Símbolo lógico para 74173: la notación “&” indica la relación AND entre los dos pares de entradas de habilitació.

Diagrama lógico del Registro de Tres Estados 74173

Símbolo Lógico del CI 74173

Operación del Canal de Datos

EJEMPLO

Registro de tres estados conectados al canal de datos

Operación de transferencia de Datos: El contenido de algunos registros puede transferirse en paralelo sobre el canal de datos, a través de la aplicación adecuada de los niveles lógicos a las entradas de habilitación.

Señales de canal: Ejemplo.

Diagrama simplificado de temporización de canales: Se puede mostrar la actividad de señales que ocurre en el grupo de líneas de canal, en el cual se emplea una sola forma de onda de temporización. Ejemplo.

Aplicación (expansión) del canal:

• El número de líneas en el canal de datos dependerá del tamaño de la palabra.

• Las salidas de todos los dispositivos deben estar conectadas en el canal mediante memorias intermedias (buffer) de tres estados. Ejemplo.

Representación del canal simplificado:

• Ejemplo 1: Las conexiones que van hacia y provienen del canal de datos se simboliza por flechas anchas.• Ejemplo 2: Las conexiones se representan mediante líneas empaquetadas.

Canal bidireccional: Se han creado CI que conectan entradas y salidas internamente a fin de reducir el número de terminales de CI y de conexiones de canal. Ejemplo.

ENTER

Actividad de las señales durante la transferencia del dato 1011 del registro A al registro C

Forma simplificada de mostrar la actividad de la señal en las líneas del canal de datos

Un manejador de canal octal 74HC541 conecta las salidas de un convertidor analógico- digital (ADC) a un canal de datos de 8 líneas

Representación simplificada de la configuración del canal

Representación simplificada del canal que hace uso de una sola línea

Registro bidireccional conectado al canal de datos