nivel de lógica digital

UNIDAD 3 Memorias e Interfaz

1Dr. Adrián Antonio Castañeda

Galván

UNIDAD 3

Dr. Adrián Antonio Castañeda Galván 2

Parámetros de voltaje VIH(min)- Voltaje de entrada de nivel alto: Nivel de

voltaje mínimo que se requiere para un 1 lógico en una entrada. Cualquier voltaje debajo de este nivel no será aceptado como ALTO por el circuito lógico.

VIL(max) -Voltaje de entrada de nivel bajo: Nivel de voltaje máximo que se requiere para un 0 lógico en una entrada. Cualquier voltaje debajo de este nivel no será aceptado como BAJO por el circuito lógico.

VOH(min) -Voltaje de salida de nivel alto: Nivel de voltaje mínimo a la salida de un circuito lógico en estado ALTO bajo condiciones de carga específicas.

VOL(max) -Voltaje de salida de nivel bajo: Nivel de voltaje máximo a la salida de un circuito lógico en estado BAJO bajo condiciones de carga específicas.


Parámetros de corriente IIH-Corriente de entrada de nivel alto: Corriente

que fluye en una entrada cuando se aplica un voltaje de nivel ALTO específico a dicha entrada.

IIL-Corriente de entrada de nivel bajo: Corriente que fluye en una entrada cuando se aplica un voltaje de nivel BAJO específico a dicha entrada.

IOH-Corriente de salida de nivel alto: Corriente que fluye desde una salida en el estado lógico ALTO en condiciones de carga específicas.

IOL-Corriente de salida de nivel bajo: Corriente que fluye desde una salida en el estado lógico BAJO en condiciones de carga específicas.



NIVEL ALTO

NIVEL BAJO

Retrasos de la propagación: es el retraso que siempre experimenta una señal lógica al recorrer el circuito y se definen como sigue:◦ TPLH: retraso al pasar del estado lógico 0 al 1◦ TPHL: retraso al pasar del estado lógico 1 al 0

Producto velocidad potencia: es término común que se usa para medir y comparar el desempeño global de una familia de CI que se obtiene al multiplicar el retraso de propagación de la compuerta por la potencia que disipa.◦ Ejemplo: Un CI tiene un promedio de propagación de

10ns y una disipación de potencia de 5mW – El producto velocidad potencia es de 50 picojoules.


Los campos eléctricos y magnéticos aleatorios pueden inducir voltajes en los alambres de conexión entre los circuitos lógicos. A estas señales espurias no deseadas se les denomina ruido y algunas veces pueden ocasionar que el voltaje en la entrada de un CL caiga por debajo de VIH(min) o exceda VIL(max) lo que podría producir una operación poco confiable.

Inmunidad al ruido: se refiere a la capacidad del CL para tolerar los voltajes de ruido en sus entradas. A una medida cuantitativa de inmunidad al ruido se denomina margen de ruido


Margen de ruido en estado alto VNH:VNH= VOH(min)- VIH(min)

Margen de ruido en estado bajo VNL:VNL= VOL(max)- VIL(max)


Las familias lógicas se pueden describir de acuerdo con la forma en que la corriente circule entre la salida de un CL y la entrada de otro.

Cuando la salida de la compuerta 1 se encuentra en el estado ALTO, ésta suministra una corriente IIH a la entrada de la compuerta 2, que actúa sencillamente como una resistencia conectada a tierra. De este modo la compuerta 1 actúa como fuente de corriente.

Cuando la salida de la compuerta 1 se encuentra en estado BAJO los circuitos de la compuerta 1 act{uan como una resistencia conectada a tierra, los circuitos de la compuerta 2 se comportan como una resistencia conectada a VCC por lo que la corriente circula de regreso a la compuerta 1 a través de su resistencia conectada a tierra, en otras palabras en estado BAJO el CI que maneja la entrada debe poder consumir, drenar o disipar una corriente IIL que viene de la entrada.


Factor de carga de salida FANOUT: en general la salida de un CL debe manejar varias entradas lógicas. El factor de carga se define como el número máximo de entradas lógicas estándar que una salida puede manejar confiablemente. Si este número es excedido no se pueden garantizar los voltajes de nivel lógico de salida.


Determinación del factor de carga de salida:

Para determinar cuantas entradas diferentes puede manejar la salida de un CI, se necesita saber la capacidad de la corriente de salida, junto con los requerimientos de corriente de cada entrada; esto es IOL(max), IOH(max), IIL(max) e IIH(max)

FANOUT BAJO = IOL(max) / IIL(max)

FANOUT ALTO = IOH(max) / IIH(max)


Predisposición de entradas TTL a BAJO

Debe tenerse precaución de conservarse R lo suficientemente bajo para que el voltaje generado por la corriente IIL que fluye hacia afuera genere un voltaje menor que VIL(max)


UNIDAD 4


Un circuito interfaz es aquel que se conecta entre el manejador y la carga; su función consiste en tomar la señal de salida del manejador y acondicionarla de manera que sea compatible con los requerimientos de la carga◦ Circuitos de interfáz

Buffer Tipo Tótem Colector abierto

Triple estado Schmit trigger Switch bilateral

Se de denomina buffer a cualquier circuito diseñado para tener una corriente de salida y/ó voltaje mayor que un CI normal. Los buffers cuentan con salidas tipo tótem ó de colector abierto.


Buffer de colector abierto

Un buffer de colector abierto se puede manejar voltajes y corrientes mayores a las TTL estándar y su salida se puede considerar como un transistor npnabierto en colector.

Ejemplos típicos: ULN2003 7406, 7407, etc.


Notación estándar para buffers de colector abierto

Este circuito permite que haya 3 estados: ALTO, BAJO Y Z (alta impedancia), lo cual permite la interconexión de varios CI, debido a que ambos transistores de la configuración tipo tótem se apaguen de manera que la terminal de salida no supla ni pida corriente viéndose como una conexión flotada o con alta impedancia hacia tierra o VCC


Los interruptores bilaterales CMOS son empleados para conmutar una señal analógica hacia dos diferentes salidas por medio de control digital


Cuando se interconectan diferentes tipos de CI, debemos verificar que el dispositivo de excitación satisfaga siempre los requerimientos de voltaje y corriente del dispositivo de carga

Ver las tablas de la diapositiva 13


En las tablas de la diapositiva 13 indica que los valores de corriente de entrada para un CMOS es extremadamente baja cuando se compara con la corriente de salida de un TTL; sin embargo existen problemas cuando se comparan con los voltajes de salida de los TTL. VOH(min) es demasiado baja con el VIH(min) de un CMOS. En estos casos se conecta la salida TTL a +VCC con una resistencia de PULLUP.


En este caso no es posible conectar una resistencia de PULLUP en la salida del TTL debido a que VCC es menor que VDD, por lo que hay que conectar un buffer de colector abierto como se muestra en la figura.


Debido a que los CI CMOS tienen baja capacidad para el manejo de corriente IOL e IOH

se conectan buffers para aumentar esta capacidad y hacer la interfaz


En este caso se utiliza un buffer CMOS 4050B el cual tiene la capacidad de cambiar los niveles de voltaje y aumentar la capacidad de manejo de corriente


Los LVT tienen características similares a los TTL, por lo tanto aplican las mismas interfaces para los circuitos CMOS y viceversa.

Diferencias

VCC 1.8 a 3.6 V

Tpd(max) 4ns

PD 0.33mW

I de salida IOH=32mA; IOL=64mA

Valores de VIO igual a la familia TTL estándar


nivel de lógica digital

Engineering

nivel de voltaje mximo

nivel de voltaje mnimo

voltaje de salida

voltaje de entrada

estado lgico alto

corriente de salida

estado bajo

corriente de entrada