organización de computadores

Universidad Nacional Experimental de GuayanaEscuela de Ingeniería en InformáticaAsignatura: Sistemas de Operación

Página: 1Ing. Andrés R. Caniumilla

Tema: Organización de Computadores

Arquitectura Von Neumann




Características

• Charles Babbage y su Máquina de Diferencias en 1822, antes Máquina Análitica.

• Más del 95% de los computadores modernos utilizan una arquitectura definida durante la II Guerra Mundial.

• Los computadores de programa almacenado utilizan la idea de patrón almacenado proveniente del telar de Jacquard del siglo XIX.

• En el caso del computador, la electrónica preestablecida puede programarse para realizar el trabajo de diferentes configuraciones de dispositivos cableados.




Arquitectura Von Neumann




Componentes

• CPU. Central Proccessing Unit•ALU. Arithmetical Logical Unit•CU. Control Unit

• Una Unidad de Memoria• Colección de Dispositivos de E/S• Buses para Interconectar Dispositivos




Unidad Centralde

Procesamiento




Definición

• La CPU es el cerebro del computador: decide la instrucción a ejecutar, la decodifica y ejecuta.

• La CPU está compuesta de una ALU y de una Unidad de Control.

• La ALU es la parte de la CPU que en realidad realiza los cálculos.

• La Unidad de Control es la parte que decide la secuencia en la que deberán ejecutarse las instrucciones, y decodifica cada una de ellas para que la ALU las ejecute.




ALU. Arithmetical Logical Unit




ALU. Arithmetical Logical Unit

• Tiene una Unidad de Funcion.• Puede realizar operaciones Aritmeticas y Logicas.• Contiene un conjunto de Registros Generales, para

almacenar operandos que se utilizarán en ala Unidad de Función.

• Una CPU actual tiene entre 32 y 64 registros. Cada una de 32 bits. Las más modernas incluso son de 64 bits.

• Los registros se salvan y cargan desde a la memoria principal.




CU. Control Unit

• Provoca la obtención y la ejecución de la secuencia de instrucciones almacenadas en la memoria de ejecución.




CU. Control Unit

• PC. Program Counter. Almacena la dirección de memoria de la siguiente instrucción que tiene que cargar la Unidad de Control.

• IR. Instruction Register. Registro de Instrucción. Contiene una copia de la instrucción actual una vez que se ha obtenido de la memoria principal.




Memoria Primaria




Definición

• El diseño de la CPU define el tamaño de la palabra. El hardware se organiza por bytes.

• MAR: Memory Address Register.• MDR: Memory Data Register.• Cmd: Command Register.

• La Memoria Principal almacena tanto los programas como los datos mientras están siendo manipulados por la CPU.




Operaciones

• Lectura•Carga el MAR con la dirección.•Carga el Command Register con una orden de Lectura•El dato aparecerá en la MDR, despues de completar la orden.

• Escritura•El dato se coloca en el MDR.•La dirección deseada se coloca en el MAR.•En el Command Register se coloca la orden Escribir.




Dispositivos de E/S




Definición

• Tipos: Entrada, Salida, Almacenamiento y Comunicación.




Relación Dispositivo - Controlador

• Cada dispositivo tiene un componente controlador.• El controlador conecta el dispositivo a los buses de

datos y de direcciones.




Relación Dispositivo - Controlador

• El Sistema Operativo oculta detalles y diferencias, como velocidad, capacidad, etc, entre los controladores a los distintas usuarios, detrás de una interfaz común.

• Existe una interfaz entre los dispositivos y los controladores, la cual es importante para los fabricantes.

• Los controladores incorporan una pequeña cantidad de memoria para almacenar datos leídos del dispositivo, pero no recuperados por la CPU, esta memoria recibe el nombre de buffer.

• Existen programas que controlan el funcionamiento del dispositivo por software.




Funciones del Controlador

• Acoplar el dispositivo correspondiente al Bus de datos y direcciones.

• Atención constante durante su funcionamiento.




Acceso Directo a Memoria

• Los controladores con DMA (Direct Memory Access) son capaces de leer y escribir información directamente desde la memoria sin intervención de la CPU.





• El hardware de estos dispositivos está diseñado para realizar el mismo algoritmo del CPU.

• En algunos casos el controlador y el CPU pueden competir por el bus, por ejemplo: ambos intentan leer al mismo tiempo.

• Un controlador con DMA no tiene que contener Registro de Datos, ya que lee y escribe directamente.

• Al arrancar la máquina se le asigna una dirección de memoria primaria fija.

• Puede incrementar las prestaciones de E/S de la máquina.




Interrupciones




Definición

• Interrupción del secuenciamiento normal del procesador.

• La mayoría de los dispositivos de E/S son más lentos que el procesador .•El procesador debe parar y esperar al dispositivo




Clases de Interrupciones

• De programa: Generadas por alguna condición que se produce como resultado de la ejecución de una instrucción, como el desbordamiento aritmético, la división por cero, el intento de ejecutar una instrucción ilegal de la máquina o una referencia a una zona de memoria fuera del espacio permitido al usuario.

• De reloj: Generadas por un reloj interno del procesador. Esto permite al sistema operativo llevar a cabo ciertas funciones con determinada regularidad




Clases de Interrupciones

• De E/S: Generadas por un controlador de E/S, para indicar que una operación ha terminado normalmente o para indicar diversas condiciones de error.

• Por fallo del hardware: Generadas por fallos tales como un corte de energía o un error de paridad de la memoria.




Flujo de Programa sin InterrupcionesPrograma de

usuario

ESCRITURA

ESCRITURA

ESCRITURA

Programa de E/S

Mandato de E/S

FIN

1

2

3

4

5




Flujo con Interrupciones; espera de E/S brevePrograma de

usuario

ESCRITURA

ESCRITURA

ESCRITURA

1

2a

2b

3a

3b

Programa de E/S

Mandato de E/S

4

Manejador de interrupción

FIN

5




Flujo con Interrupciones; espera de E/S largaPrograma de

usuario

ESCRITURA

ESCRITURA

ESCRITURA

1

2

3

Programa de E/S

Mandato de E/S

Manejador de interrupción

FIN

4

5




Manejador de Interrupción

• Programa para revisar un dispositivo de E/S determinado.

• Generalmente parte del sistema operativo.




Interrupciones

• Suspende la secuencia normal de ejecución:




Ciclo de Instrucción

Inicio

Parada

Búsqueda de la siguiente instrucción

Ejecuta la instrucción

Comprueba si hay una interrupción; inicia el manejador

de interrupciónInterrupciones

habilitadas

Interrupciones inhabilitadas

Fase de búsqueda Fase de ejecución




Ciclo de Instrucción

• El procesador busca interrupciones• Si no hay interrupciones, busca la siguiente instrucción

para el programa actual• Si hay una interrupción pendiente, suspende la

ejecución del programa actual y ejecuta la rutina del manejador de interrupción




Temporización del programa; espera breve de E/S




Temporización del programa; espera larga de E/S




Procesamiento Simple de Instrucciones

El controlador de dispositivo u otro sistema hardware genera una interrupción

El procesador termina la ejecución de la

instrucción anual

El procesador indica el reconocimiento

de la interrupción

El procesador apila PSW y el PC en la pila de control

El procesador carga un nuevo valor en el PC basado

en la interrupción

Salva el resto de la información de estado del proceso

Procesa la interrupción

Restaura la información de estado del proceso

Restaura los antiguos PSW y PC

SoftwareHardware




Múltiples Interrupciones

• Procesamiento Secuencial de Interrupciones. Inhabilitar interrupciones mientras que se está procesando una interrupción.





• Procesamiento Anidado de Interrupciones. Definir prioridades para las interrupciones.





• Secuencia de Tiempo con Múltiples Interrupciones.




Multiprogramación

• El procesador tiene que ejecutar más de un programa• La secuencia en la que se ejecutan los programas

dependerá de su prioridad relativa y de si están esperando una operación de E/S

• Después de que se haya completado la rutina del manejador de interrupción, puede que no se le devuelva inmediatamente el control al programa que se estaba ejecutando en el momento de la interrupción




Jerarquía de Memoria




Jerarquía de Memoria

• Cuanto menor tiempo de acceso, mayor coste por bit.

• Cuanto mayor capacidad, menor coste por bit.

• Cuanto mayor capacidad, menor velocidad de acceso.

Almacenamiento fuera

de línea

Almacenamiento

externo

Memoria

interna

Registros

Cache

Memoria

principal

Disco magnético

CD-ROM

CD-RW

DVD-RW

DVD-RAM

Cinta magnética

MO

WORM




Descenso en la Jerarquía

• Disminución del coste por bit• Aumento de la capacidad• Aumento del tiempo de acceso• Disminución de la frecuencia de acceso a la memoria

por parte del procesador•Proximidad de referencias




Memoria Secundaria

• No volátil.• Memoria auxiliar.• Utilizada para almacenar los ficheros de programas y

datos.




Memoria Cache




Memoria caché

• Parte de la memoria principal usada como una zona de almacenamiento intermedio para almacenar datos temporalmente en el disco

• La escritura en el disco está agrupada• Se puede acceder a algunos datos destinados a ser

escritos. Los datos se recuperan rápidamente de la cache software en vez de lentamente como ocurre cuando se accede al disco

• Invisible para el sistema operativo• Incrementa la velocidad de la memoria




Memoria caché

• La velocidad del procesador es mayor que la velocidad de la memoria

• Se aprovecha del principio de proximidad




Memoria caché

• Contiene una copia de una parte de la memoria principal.

• El procesador comprueba primero la cache.• Si no se encuentra en la cache, el bloque de memoria

que contiene la información necesaria se introduce dentro de la cache y se le entrega al procesador.




Sistema de caché / Memoria Principal




Operación de Lectura de cachéInicio

Recibe la dirección DL de la CPU

Lee la palabra DL y la entrega a la CPU

Accede a la memoria principal buscando el bloque que contiene DL

Reserva el hueco en la cache para el bloque de memoria principal

Carga el bloque de memoria principal en el hueco de la cache

Entrega la palabra DL a la CPU

Completado

Sí

No

DL– dirección de lectura

¿Está en la cache el bloque que contiene DL?




Diseño de la caché

• Tamaño de la cache•Pequeñas caches tienen un impacto significativo en el rendimiento

• Tamaño del bloque•La unidad de datos que se intercambia entre la cache y la memoria principal•Cuanto mayor es el tamaño del bloque, aumentará la tasa de aciertos hasta que la probabilidad de volver a usar los datos recientemente leídos se hace menor que la de utilizar nuevamente los datos que se tienen que expulsar de la cache





• Función de correspondencia •Determina qué posición de la cache ocupará el bloque

• Algoritmo de remplazo•Determina qué bloque remplazar•Algoritmo del menos recientemente usado (Least Recently Used, LRU)





• Política de escritura •Cuando tiene lugar la operación de escritura en memoria•Puede ocurrir una vez que se actualiza el bloque•Puede ocurrir sólo cuando el bloque se remplaza•Minimiza las operaciones de escritura en memoria•Deja la memoria principal en un estado obsoleto




Técnicas de Comunicación de E/S




E/S Programada

• El módulo de E/S realiza la acción, no el procesador.

• Fija los bits correspondientes en el registro de estado de E/S.

• No se producen interrupciones• El procesador comprueba el

estado hasta que la operación se ha completado.

Envía el mandato de lectura al

módulo de E/S

Lee el estado del módulo de E/S

Lee una palabra del módulo de E/S

Escribe la palabra en memoria

Comprueba el estado

¿Completado?

CPU → E/S

E/S → CPU

Condición de error

E/S → CPU

CPU → memoria

No Listo

Listo

No

Sí

Siguiente instrucción




E/S Dirigida de Interrupciones

• El procesador se interrumpe cuando el módulo de E/S está listo para intercambiar datos.

• El procesador salva el contexto del programa que se está ejecutando y comienza a ejecutar el manejador de interrupciones.

• Elimina la espera innecesaria • Consume mucho tiempo de

procesador ya que cada palabra de datos pasa a través del procesador.

Envía el mandato de lectura al

módulo de E/S

Lee el estado del módulo de E/S

Comprueba el estado

Lee una palabra del módulo de E/S

Escribe la palabra en memoria

¿Completado? No

Sí

CPU → E/S

E/S → CPU

E/S → CPU

CPU → memoria

Condición de error

Listo






• Transfiere un bloque de datos directamente hacia o desde la memoria.

• Se envía una interrupción cuando se completa la transferencia.

• El procesador continúa con otro trabajo.

Envía el mandato de lectura de bloque

al módulo de E/S

Lee el estado del módulo de DMA

CPU → DMA

Hace otra cosa

Interrupción

DMA → CPU


organización de computadores

Education

secuencia en

diferencias en

computadores alu

instrucciones almacenadas

una alu y

computadores arquitectura

direccin deseada se

computadores definicin