tema 2. arquitectura ia-32 lección 1. arquitectura de los microprocesadores ia-32 intel...

TEMA 2. ARQUITECTURA IA-32

Lección 1. Arquitectura de los microprocesadores IA-32

Intel Architecture Software Developer’s Manual Vol 1 caps 2.

Apr 21, 2023 MICROPROCESADORES 2

Evolución histórica de los microprocesadores Intel 80x86


Pentium IV: Modos de operación

Protegido

Real

SSM ( System Management Mode)


Pentium IV: Entorno básico

Memoria Registros propósito general Registros de segmento Registros FPU Registros MMX Registros XMM Registro EFLAGS


EFLAGS


Pentium IV: Otros registros Registros de control

Registros de gestión de memoria

Registros de depuración

Registro CPUID

Otros registros


Pentium IV: Direcciones de los operandos

La propia instrucción: Inmediato Registro Puerto I/O Memoria

Segmento Offset = Base + Índice* factor de escala

+ Desplazamiento


Pentium IV: Formato de instrucciones


Instrucciones de movimiento de datos

MOV destino, fuente

CMOVcc destino,fuente


Instrucciones de movimiento condicional


Instrucciones de intercambio

XCHG destino, fuente

BSWAP

XADD

CMPXCHG /CMPXCHG8B


Instrucciones de uso de la pila

PUSH fuente

POP destino

PUSHA /POPA


Instrucciones de conversión de tipo

CBW

CWD /CWDE

CDQ

MOVSX /MOVZX destino


Instrucciones aritméticas (1)

ADD/ADC destino, fuente

SUB/SBB destino, fuente

MUL/IMUL fuente

DIV/IDIV fuente


Instrucciones aritméticas (2)

INC/DEC operando

CMP destino, fuente

NEG operando


Instrucciones de ajuste decimal

DAA/DAS

AAA/AAS/AAM/AAD


Instrucciones lógicas

AND destino, fuente

OR destino, fuente

XOR destino, fuente

NOT operando


Instrucciones de desplazamiento y rotación

SAL/SAR/SHL/SHR destino, nº bits

SHLD/SHRD destino,fuente

ROL/ROR/RCL/RCR destino, nº bits


Instrucciones de bit y byte

BT/BTS/BTR/BTC operando, nº bit

BSF/BSR destino,origen

SETcc destino

TEST destino, fuente


Instrucciones de transferencia incondicional

JUMP (short near far) etiqueta

CALL/RET etiqueta

INT/IRET


Instrucciones de salto condicional


Instrucciones de bucles

LOOP etiqueta

LOOPE/LOOPZ/LOOPNE/LOOPNZ etiq

JECXZ etiqueta


Instrucciones sobre cadenas de caracteres MOVS/MOVSB/MOVSW/MOVSD

CMPS/CMPSB/CMPSW/CMPSD

LODS/LODSB/LODSW/LODSD

SCAS/SCASB/SCASW/SCASD

STOS/STOSB/STOSW/STOSD


Prefijos de repetición

REP

REPE/REPZ

REPNE/REPNZ


Instrucciones de entrada y salida

IN registro, nº puerto

OUT nº puerto, registro

INS/OUTS


Instrucciones de EFLAGS

STC/CLC/CMC

STD/CLD

STI/CLI

LAHF/SAHF

PUSHF/POPF


Instrucciones de miscelánea

LEA destino, fuente

XLAT/XLATB

CPUID

NOP


El entorno de ejecución FPU-32 Pila de registros Registro de estado Registro de control Registro de tag Registro puntero al ultimo operando Registro puntero a la última

instrucción Registro de código de operación


Pila de registros x87 FPU


Registro de control x87 FPU


Registro de estado x87 FPU


Registro de tag x87 FPU


Tipos de datos FPU Enteros de 16,32,64 bits en

complemento a dos

Reales de 32,64,80 bits Signo Exponente 8, 11, 15 bits Mantisa de 23, 52, 64 bits

BCD de 80 bits


Instrucciones de transferencia de datos (1)

FLD origen_real

FST destino_real

FXCH registro x87

FCMOVcc registro x87


Instrucciones de transferencia de datos (2)

FILD entero FIST entero FISTP entero

FBLD decimal FBSTP decimal


Instrucciones de carga de constantes

FLDZ +0.0 FLD1 +1.0 FLDPI π (pi) FLDL2T log2 10 FLDL2E log2 e FLDLG2 log10 2 FLDLN2 loge 2


Instrucciones aritméticas x87 (1)

FADD/FADDP/FIADD

FSUB/FSUBP/FISUB

FSUBR/FSUBRP/FISUBR



FMUL/FMULP/FIMUL

FDIV/FDIVP/FIDIV

FDIVR/FDIVRP/FIDIVR



FABS FCHS FSQRT FPREM/FPREM1 FRNDINT FXTRACT


Instrucciones de comparación x87FCOM/FCOMP/FCOMPP


Instrucciones de comparación x87FCOMI/FCOMIP


Otras instrucciones de comparación x87

FUCOM/FUCOMP

FICOM/FICOMP

FUCOMI/FUCOMIP


Instrucciones de clasificación: FXAM


Otra instrucción de comparación: FTST


Instrucciones trigonométricas FSIN

FCOS

FSINCOS

FPTAN

FPATAN


Instrucciones logarítmicas, exponenciales y de escalado

FYL2X : st0 =st1*log2(st0)

FYL2XP1 : st0 = st1*log2 (st0+1.0)

F2XM1 : st0 = 2st0 -1

FSCALE st0 = st0 * 2st1


Instrucciones de control x87

FINIT/FNINIT : inicialización

FLDCW/FSTCW/FNSTSW : reg control

FSTSW/FNSTSW : reg. Estado

FCLEX/FNCLEX : bits excepción


Instrucciones carga y almacenamiento del entorno

FLDENV

FSTENV/FNSTENV

FSAVE/FNSAVE/FRSTOR


Otras instrucciones x87

FWAIT/FNWAIT

FNOP

FFREE

FINCSTP/FDECSTP

tema 2. arquitectura ia-32 lección 1. arquitectura de los microprocesadores ia-32 intel...

Documents

addadc destino

fuentesubsbb destino

fuenteor destino

fuentexor destino

fuenterolrorrclrcr destino

miscelnealea destino

rotacinsalsarshlshr

fuentecmovcc destino