volume 51, number 1, 2017...scott wayne が退職した2015年5月に、アナログ・ダイ...

47
http://www.analog.com/jp/analog-dialogue.html Volume 51, Number 1, 2017 革新的な設計に役立つ技術情報リソース UAVに適したSDRベースのビデオ伝送、高精細度と 低遅延を実現 SiPを採用したデータ・アクイジション用IC、高精度の シグナル・チェーンの実装密度を向上 機能安全に対応可能なΣΔ型のADC 基地局におけるパッシブ相互変調の検出と対策 電源ノイズやクロック・ジッタが高速DACに及ぼす 影響、位相ノイズを解析/管理する 4 10 23 29 35 17 次世代SDR トランシーバの 威力を知る―― RF対応の複素ミキサー、 ゼロ IF アーキテクチャ、 先進的なアルゴリズムが肝に

Upload: others

Post on 14-Nov-2020

0 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

httpwwwanalogcomjpanalog-dialoguehtml

Volume 51 Number 1 2017 革新的な設計に役立つ技術情報リソース

UAVに適したSDRベースのビデオ伝送高精細度と低遅延を実現

SiPを採用したデータアクイジション用IC高精度のシグナルチェーンの実装密度を向上

機能安全に対応可能なΣΔ型のADC

基地局におけるパッシブ相互変調の検出と対策

電源ノイズやクロックジッタが高速DACに及ぼす 影響位相ノイズを解析管理する

4

10

23

29

35

17 次世代SDRトランシーバの 威力を知る――RF対応の複素ミキサー

ゼロ IFアーキテクチャ 先進的なアルゴリズムが肝に

Analog Dialogue Volume 51 Number 12

UAVに適したSDRベースのビデオ伝送高精細度と低遅延を実現

無人航空機(ドローンなどのUAV)からの高精細ビデオ伝送を実現したい場合ワイヤレストランシーバの設計において多くの課題が生じます本稿ではトランシーバIC技術を活用した実用的なソリューションを紹介します

4

SiPを採用したデータアクイジション用IC高精度のシグナルチェーンの実装密度を向上

本稿ではSiP(System in Package)技術を適用したADコンバータ(ADC)応用製品を紹介します5mm times 4mmの単一パッケージに収められたデータアクイジションシステムを利用することにより高精度のシグナルチェーンの実装密度を高めプリント基板上の占有面積を縮小することが可能になります

10

アナログデバイセズに寄せられた珍問難問集 Issue 137 サイコなADCアナログデバイセズのADCをテストしています最初はうまくいっていたのですが急におかしなFFT結果が得られるようになりました何が起きているのでしょうか

14

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に

RF設計においては非常に重要でありながら理解が難しい技術に取り組まなければならないことがありますそうした技術の例として次世代のSDRトランシーバに適用されるRF対応の複素ミキサーやゼロIFアーキテクチャが挙げられます本稿ではこれらの技術を採用することによって得られる大きなメリットについて説明します

17

機能安全に対応可能なΣΔ型のADC機能安全は工業用システムの設計における重要な要素ですシステムに致命的な故障が生じた場合機能安全が適切に働かなければ人間の生死を左右してしまう可能性があります本稿ではまずシステムで安全を確保するための機能に求められる要件について説明しますそのうえで高精度のΣΔ型ADCが備えるいくつかの機能を活用してそれらの要件を満たす方法について解説します

23

アナログデバイセズに寄せられた珍問難問集 Issue 138 このノイズで夜も眠れない

測定が可能な最小電圧は何Vですか

27

今号の記事

Analog Dialogue Volume 51 Number 1 3

基地局におけるパッシブ相互変調の検出と対策

システムにおいて能動部品が非線形性を生じさせることはよく知られていますこの問題に対しては設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方で受動デバイスによって生じる非線形性がシステムに悪影響を及ぼす可能性があるという事実も無視することはできません本稿ではRFシグナルチェーンにおけるパッシブ相互変調(PIM)の影響を緩和するための設計手法について説明します

29

電源ノイズやクロックジッタが高速DACに及ぼす影響 位相ノイズを解析管理する

本稿では高速DAコンバータ(DAC)の位相ノイズについて説明します具体的には位相ノイズを抑えるための設計手法について定量的に理解できるように解説を行います位相ノイズに関する要件に対し過不足のない適切な設計を最初から行うための方法論を示すことを目標とします

35

アナログデバイセズに寄せられた珍問難問集 Issue 139 ジャイロが道を間違えた

ジャイロスコープのドリフト誤差は時間の経過に伴って蓄積されていく可能性があると聞きましたこの現象はどのようなIMUでも起こりうるのですか

42

アナログダイアログはアナログデバイセズが提供する技術雑誌ですアナログデジタルミックスドシグナルの各分野に対応する製品アプリケーション技術技法について論じています

過去のアナログダイアログはバックナンバーをご覧くださいこのページには1967年の創刊号以降のすべての定期発行版と3回の特別記念版が保存されています

アナログダイアログに関するご意見ご感想はこちらまで

Facebook(英語) wwwfacebookcomanalogdialogue

EngineerZone(英語) ezanalogcomblogsanalogdialogue

メール dialogueeditoranalogcom

Jim Surber著者

Jim Surberは前編集者だったScott Wayneが退職した2015年5月にアナログダイアログの編集者になりました高速データコンバーターメーカーであるComputer Labs(1978年にアナログデバイセズに統合)でキャリアをスタートして以

降Jimは40年以上にわたりアナログデバイセズと共に歩んでいます

製品テストアプリケーションエンジニア製品ラインマーケティングを経験し現在はマーケティングコミュニケーションを担当しています執筆が趣味で過去数年にわたり様々な雑誌に向け多数の記事を発表しています

ノースカロライナ州グリーンズボロに住居を構え家族と共にバージニア州の山々を散策することを楽しんでいます

ご意見ご感想は以下のメールアドレスへ 英語でお寄せ下さい

Email jimsurberanalogcom

Analog Dialogue Volume 51 Number 14

UAVに適したSDRベースのビデオ伝送

高精細度と低遅延を実現著者Wei Zhou

Share on

どれくらいのデータ量を伝送するのか

表1は非圧縮データレートと圧縮データレートでどれだけデータ量に差があるのかを示したものですH265またはMPEG-H Par t 2としても知られるHEVC(高効率ビデオコーディング)を使用すればデータレートを下げて帯域幅を抑えることができます現在ビデオコンテンツの録画 圧縮 配信に最もよく利用されている方式の1つにH264がありますHEVCはビデオ圧縮のあり方を大きく前進させるものであり広く使用されているAVC(H264またはMPEG-4 Par t 10)の後継となり得る有望な技術です

[圧縮データレート] = [非圧縮データレート][圧縮率]

表1にはさまざまなビデオ伝送方式について圧縮した場合非圧縮の場合のデータレートがまとめられていますここではビデオのビット深度が24ビットフレームレートが60fps(フレーム 秒)であると仮定しています1080pを例にとると圧縮後のデータレートは1 4 9 3 M b p s(メガビット 秒)ですしたがってベースバンドプロセッサとワイヤレスの物理層で容易に処理することができます

表1 圧縮データレート

方式水平

方向

垂直 方向

ピクセル

(画素数)

非圧縮デー

タレート

〔Mbps〕

圧縮データレ

ート〔Mbps〕

圧縮率は200

VGA 640 480 307200 442 22

720p 1280 720 921600 1328 664

1080p 1920 1080 2073600 2986 1493

2k 2048 1152 2359296 3400 170

4k 4096 2160 8847360 12740 637

信号の帯域幅

AD9361 AD9364ではサンプルレートデジタルフィルタデシメーションの仕様を変更することにより200kHz以下から56MHzまでのチャンネル帯域幅をサポートしますAD9361 AD9364は複素データを送信するための IチャンネルとQチャンネルを備えるゼロ IFトランシーバです複素データには実部と虚部がありそれぞれが IとQに対応しますこれら2つのチャンネルが同じ周波数帯域で扱われるのでスペクトル効率は通常の2倍になります

概要

アナログデバイセズ(A D I)は集積度の高いR Fアジャイルトランシーバ I Cを提供していますこの種の製品はMDAS(Mult i - serv ice Dis t r ibu ted Access S y s t e m)やスモールセルなど携帯電話基地局で使われるS D R(ソフトウェア無線) 1のアーキテクチャでよく使用されていますがそれ以外にも注目すべき用途があります現在産業 民生 軍事分野では無人航空機(U AV)が利用されるケースが増えてきましたこのU AVにおけるワイヤレスH D(高精細)ビデオ伝送にもR Fアジャイルトランシーバ I Cが活用されているのです本稿のテーマは集積度の高いトランシーバIC「AD9361」「AD9364」 23を使用した広帯域ワイヤレスビデオ伝送ですこのアプリケーションに関してシグナルチェーンの構成やり取りされるデータ量R F占有信号帯域幅通信距離トランスミッタの送信パワーなどの話題を取り上げますまたOFDM (直交周波数分割多重方式)の物理層の実現方法について述べるほかR F信号の干渉を回避するための周波数ホッピングに関するテスト結果も示します最後に広帯域ワイヤレスアプリケーションにおけるWi -F iトランシーバとR Fアジャイルトランシーバの長所と短所について考察します

シグナルチェーン

図 1はA D 9 3 6 1 A D 9 3 6 4とベースバンド I Cを使って構成したワイヤレスビデオ伝送システムの概略図ですカメラによって映像を取得しそのデータをイーサネットやHDMIUSBなどのインターフェースを介してベースバンド I Cのプロセッサに送ります映像のコーディング デコーディングは F P G Aなどのハードウェアで行うことができますR F対応のフロント部にはスイッチャL N A(低ノイズアンプ)PA(パワーアンプ)そして集積度が高くプログラムが可能なトランシーバ ICが含まれています

イーサネットHDMI

USB

CMOSLVDS

FPGAASIC

カメラ AD9361AD9364

Rx

Tx PA

LNA

図1 ワイヤレスビデオ伝送システムの構成図

Analog Dialogue Volume 51 Number 1 5

圧縮ビデオデータを I Qの各チャンネルにマッピングするとシンボルとして知られるコンスタレーションポイントが構成されます図2に示したのは1 6 Q A -M(Quadra ture Ampl i tude Modula t ion)の例です各シンボルは4ビットで表されます

0101 0001 1001 1101

0100 0000 1000 1100

0110 0010 1010 1110

0111 0011 1011 1111

Q

Amax ndashAmax

Am

ax

ndashAm

ax

図 2 16 Q A Mのコンスタレーション4

シンボルの値0100 0000 1101 0111 0101 1001 0010 1010

Amax

Amax3

0

ndashAmax3

ndashAmax

Amax

Amax3

0

ndashAmax3

ndashAmax

I

Q

図 3 コンスタレーションに対応する I Qのデジタル波形

振幅

周波数(シンボルレートで正規化)

二乗余弦スペクトル

α = 0

α = 1

α = 12

パルスのスペクトル

TO

15

10

05

00 05 10 15 20

fOfO2

図 4 パルス整形フィルタの応答

シングルキャリア(単一搬送波)のシステムの場合限られた帯域内に収まるよう送信信号の整形を行うためにD Aコンバータ(D A C)の前段で I Qのデジタル波形をパルス整形フィルタに通す必要がありますパルスの整形にはF I Rフィルタが使用されその応答は図 4に示したようなものになります情報の忠実度( f i d e l -i t y)を維持するためにシンボルレートに対応する信号帯域幅の最小値が決められますシンボルレートは以下の式に示すようにビデオの圧縮を行う場合のデータレートに比例しますOFDMに対応するシステムでは複素データが IFFT(逆高速フーリエ変換)によってサブキャリアに変調されそのサブキャリアによって制限帯域内の信号が送信されます

[シンボルレート] =[ビットレート]

[各シンボルで送信されるビット数]

各シンボルで送信されるビット数は変調の次数に応じて異なります

占有信号帯域幅は次式で与えられます

[RF占有信号帯域幅] = [シンボルレート]times(1+α)

ここでαはフィルタ帯域幅のパラメータです

AmaxndashAmax AmaxndashAmax

Am

axndashA

max

Am

axndashA

max

QPSKシンボル当たり2ビット

16 QAMシンボル当たり4ビット

64 QAMシンボル当たり6ビット

ndashAmax Amax

ndashAm

axA

max

図 5 変調次数

Analog Dialogue Volume 51 Number 16

上に示した式から次式を導くことができます

[RF占有信号帯域幅]= [圧縮データレート]

[各シンボルで伝送されるビット数]

times (1 + α)

この式から表2にまとめたようにRF占有信号帯域幅を求めることができます

表 2 異なる変調次数に対するRF占有信号帯域幅

(α=025)

方式

圧縮デー

タレート

〔Mbps〕

QPSKの 信号帯域幅

〔MHz〕

16QAMの

信号帯域幅

〔MHz〕

64QAMの

信号帯域幅

〔MHz〕

VGA 22 1375 06875 04583

720p 66 41250 20625 13750

1080p 149 93125 46563 31042

2k 170 106250 53125 35417

4k 637 398125 199063 132708

AD9361AD9364の最大信号帯域幅は56MHzです両製品は表2に示す全てのビデオ伝送方式だけでなくより高いフレームレートにも対応します変調の次数を上げると占有帯域幅は狭くなりシンボルにおけるビット当たりの情報量は増加しますただし正しく復調を行うためには高いSN比が必要になります

通信距離とトランスミッタのパワー

U AVなどのアプリケーションでは最大通信距離が非常に重要なパラメータになりますそれほど長い通信距離は求められないケースもありますがそうした場合でも通信が遮断されないことが非常に重要になります信号は(自由空間での減衰とは別に)酸素や水などの障害物によって減衰する可能性があります

図6に示したのはワイヤレス通信チャンネルにおける損失のモデルです

通常レシーバの感度はトランスミッタからの情報を復調またはリカバーするために必要な最小入力信号S min

として定義されますレシーバの感度が得られたら以下に示すようにいくつかの仮定に基いて最大通信距離を算出することができます

Smin = 10log(kT0B) + NF + min = ndash174 dBm + 10logB + NF + minSN( ) S

N( )ここで各変数の意味は以下のとおりです

(SN)min信号を処理するために必要な最小のSN比

NFレシーバのノイズ指数

kボルツマン定数(138 times 10 ndash23 jou le k)

T 0レシーバの入力部の絶対温度(ケルビン温度)

Bレシーバの帯域幅(単位はHz)

(S N) m i nは変復調の次数によって異なりますS N比が同じである場合変調次数の低い方がシンボルエラーは少なくなりますシンボルエラーが同等である場合変調次数が高い方が復調するためにより高いSN比を必要としますトランスミッタがレシーバからかなり離れている場合には信号が弱くなりますしたがってそのS N比では高次の復調に対応できないということが起こりますトランスミッタを稼働させたままあるビデオ方式で同じデータレートを維持するためにはベースバンド部において帯域幅の拡張と引き換えに変調の次数を下げるべきですそうすることで受信した画像が不鮮明にならないようにします幸いデジタル変復調の機能を備えるSDRでは変調方式を変更することが可能です先述した分析内容はトランスミッタのRFパワーが一定であるという仮定に基づいていますアンテナのゲインを変えずにRF送信パワーを大きくするとレシーバの感度を高めなくてもより遠くで信号を受信できますただし最大送信パワーについてはF CCCEの放射に関する規格に準拠しなければなりません

また通信距離はキャリア周波数に依存します波が空間を伝搬する際には分散による損失が生じます自由空間における損失は次式によって求められます

Afs = 20log = 20log4Rλ( ) 4Rf

C( )ここでRは距離 λは波長 fは周波数Cは光速ですこの式から自由空間において通信距離が一定だとすると周波数が高いほど損失が大きくなることがわかります例えば通信距離が同じであるとするとキャリア周波数が5 8GHzの場合の減衰は同2 4GHzの場合と比べて766dB以上大きくなります

[全体のチャンネル損失] = Afs + Lprop + Lmulti

Afs Aprop L multi

トランスミッタ

トランスミッタのアンテナ

レシーバのアンテナ

自由空間での減衰 水蒸気 雨による

損失

大気中での損失 反射信号

酸素による吸収

マルチパスによる損失

レシーバ

図 6 ワイヤレス通信チャンネルにおける損失のモデル 5

Analog Dialogue Volume 51 Number 1 7

RF周波数とスイッチング

A D 9 3 6 1 A D 9 3 6 4は7 0 M H z~6 G H zの周波数範囲に対応しています具体的にどの周波数を使用するかはプログラムによって選択可能ですこのような周波数範囲に対応していることから 1 4 G H z 2 4 G H z 5 8 G H zな ど 免 許 が 必 要 不 要 な 周 波 数 を 含 む ほ と ん ど のNLOS(Non Line-of -Sight見通し外)周波数アプリケーションで利用できます

2 4GHzの周波数帯はWi-F iBlue too th IoT( In t e r-ne t of Things)向けの短距離通信に広く使用されており非常に混雑していますこの周波数帯をワイヤレスビデオ伝送と制御信号の通信に使用すると信号が干渉したり不安定になったりする可能性が高まります言うまでもなくこれはUAVにとって望ましいことではなく危険な状態に陥る可能性がありますそこで使用されるのが周波数スイッチングという手法ですこれは干渉などが生じないクリーンな周波数を使える状態を維持することでデータや制御信号の通信を信頼性の高い状態に保つというものですトランスミッタは周波数帯が混雑していることを感知したら他の周波数帯を使用するように自動的に切り替えを行います例えば近接する周波数を使用して運用されている2機のUAVは互いの通信に対して干渉を及ぼしますその場合自動的にL O(局部発振)周波数を切り替えて周波数帯を選択し直すことにより安定したワイヤレスリンクを維持することができます稼働中にキャリア周波数やチャンネルを柔軟に選択できる機能はハイエンドのUAVにふさわしいものだと言えます

周波数ホッピング

電子対抗手段(ECMElec t ronic Countermeasures)では高速周波数ホッピングが広く使用されていますこれも干渉を回避する手段として有用です通常周波数ホッピングを行う場合には一連の処理を実施した後にフェーズロックループ(PLL)を再ロックする必要がありますその際には周波数に関するレジスタへの書き込み時間VCO(電圧制御発振器)のキャリブレーション時間PLLロック時間が必要になりますそのため周波数ホッピングには数百μs程度の時間がかかります図7はトランスミッタのLO周波数を81669MHzから80203MHzにホッピングする例を示したものです通常AD9361は周波数を変更可能なモードで使用されますトランスミッタのR F出力周波数は1 0 M H zの周波数を基準として 8 1 4 6 9 M H zから 8 0 0 0 3 M H zにジャンプします周波数ホッピングにかかる時間は図7に示すようにシグナルソースアナライザ(Keysight Tech-n o l o g i e s社の「E 5 0 5 2 B」)を使うことでテストできます図 7( b)の結果からV C OのキャリブレーションとP L Lのロックにかかる時間は約5 0 0 μ sですこのようにシグナルソースアナライザを使えばPLLの過渡応答を捉えることができます図 7( a)は広帯域モードにおける過渡応答の測定結果です図7(b)と図7(d)は周波数ホッピングによる周波数および位相の過渡応答をかなり高い解像度で示したものです 6図 7(c)は出力パワーの応答を表しています

(a) (b)

(c) (d)

図 7 8 0 4 5 M H zから8 0 2 M H zへの 周波数ホッピングには 5 0 0 μ sかかる

周 波 数 ホ ッ ピ ン グ を 使 用 す る ア プ リ ケ ー シ ョ ン では 5 0 0 μ s と い う の は 非 常 に 長 い 時 間 で す そ こでAD9361 AD9364には通常よりも高速な周波数ホッピングを実現するための高速ロックモードが用意されていますこのモードではシンセサイザに関する一連のプログラミング情報(プロファイルと呼ばれます)を自身のレジスタまたはベースバンドプロセッサのメモリ領域に保存することによって高速化が実現されます図8に示したのは高速ロックモードを使用して8 8 2 M H zから8 0 2 M H zへの周波数ホッピングを実行した時のテスト結果です図 8( d)の位相応答を見ると必要な時間が 2 0 μ s以下に抑えられていることがわかりますなお位相を表す曲線は802MHzの位相を基準にしてプロットした結果です周波数情報とキャリブレーション結果がプロファイルに保存されていることからSPI(Ser ia l Per iphera l In te r face)による書き込み時間とVCOのキャリブレーション時間はこのモードでは排除されます図8(b)はAD9361 AD9364の高速周波数ホッピング機能の様子を表しています

(a) (b)

(c) (d)

図 8 高速ロックモードでは2 0 μ s以内で 8 8 2 M H zから

8 0 2 M H zまでの周波数ホッピングを実行できる

Analog Dialogue Volume 51 Number 18

OFDMに対応する物理層

O F D Mは変調方式の1つですこの方式では高いデータレートで変調されたストリームを低速に変調されたサブキャリアに分割しますサブキャリアとしては近接する狭い帯域が使用されますこのような処理を行うことにより周波数フェージングに対する感度を下げることができますこの方式の短所はPAPR(Peak to Average Power Rat io)が高いこととキャリアのオフセットとドリフトに対して感度が高くなることですO F D Mは広帯域ワイヤレス通信の物理層で広く採用されていますOFDMを実現するための主要な技術としては I F F T F F T周波数同期サンプリング時間同期シンボル フレーム同期などが挙げられます IFFTF F TはF P G Aによってできるだけ高速に実行できるようにすべきですまたサブキャリアの間隔を決めることも非常に重要な要素になりますその間隔は通信機能を備える移動体が周波数のドップラーシフトに十分に耐えられるように大きく設定したいところですしかしスペクトル効率を高めるために限られた周波数帯域内でより多くのシンボルを送信できるようにするためにはサブキャリアの間隔は小さく設定しなければなりませんエンコーディング技術とOFDM変調を組み合わせていることを指してCOFDM(coded OFDM)という用語が使われることがありますCOFDMは信号の減衰に対する高い耐性を備えていますまた前方誤り訂正(FEC)を適用することも可能ですそのためCOFDMを利用すれば移動体からビデオ信号を適切に送信できるようになりますエンコーディングを行うには信号の帯域幅を広くとる必要がありますがトレードオフを行う価値があると言えます

集積度の高いアナログデバイセズのR FトランシーバICにThe MathWorks社のモデルベース設計ツール 自動コード生成ツールと X i l i n x社の強力な「 Z y n q -7000 Al l Programmable SoC」を組み合わせれば従来に比べSDRシステムの設計検証テスト実装を効率的に行えるようになりますその結果無線システムの高性能化と開発期間の短縮を両立することが可能になります 7

Wi-Fiは最善の解なのか

Wi-F iを搭載したドローンは携帯電話やノート型パソコンといったモバイル機器に対し無線によって非常に簡単に接続することができますそのためWi-F iはドローンを非常に使いやすくする技術だと言えるでしょうしかしU AVアプリケーションにおけるワイヤレスビデオ伝送についてはF P G AとA D 9 3 6 1を組み合わせたソリューションを利用する場合の方がWi-F iを使用する場合よりも多くのメリットを得ることができますまず物理層についてはAD9361 AD9364を採用すれば迅速な周波数スイッチングと高速周波数ホッピングを利用することで干渉を防止することできます集積度の高いWi-Fiチップのほとんどは混雑した2 4GHz帯でも動作しますしかしそれらの製品はワイヤレス接続を安定させるために周波数帯を切り替える機能は備えていません

F P G AとA D 9 3 6 1を組み合わせたソリューションにはもう1つのメリットがありますそれは設計者が通信プロトコルを柔軟に定義 開発できることですWi-Fiの場合プロトコルは標準規格として定義されていますその中では全てのデータパケットで2ウェイのハン

ドシェイクを実行しなければならないと定められています各データパケットについては各パケットに含まれる512バイトの全てを問題なく受信したことを確認する必要がありますもし1バイトでも失われていたら512バイトの全てを再び送信しなければなりません 8

確かにこのようなプロトコルであればデータの信頼性を高めることができますしかしワイヤレスのデータリンクを再確立するには複雑な処理を行わなければならず相応の時間がかかります例えばT C P I Pは遅延が大きくビデオの伝送や制御をリアルタイムで行うことは困難ですこのことが原因でT C P I Pを利用するUAVは墜落の危険にさらされる可能性がありますそれに対しF P G AとA D 9 3 6 1を組み合わせたS D Rソリューションは1ウェイのデータストリームを採用していますつまり空中に浮かんでいるドローンからビデオ信号をテレビ放送のように送信できるということです実際リアルタイムのビデオ伝送を目標とするのであればパケットを再送する時間は許容できません

またWi-F iでは多くのアプリケーションに対して適切なレベルのセキュリティが提供されるわけではありませんそれに対しF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションでは暗号化用のアルゴリズムとユーザーが定義可能なプロトコルを利用することによりセキュリティ面での脅威をかなり抑えることができます

さらに1ウェイのデータストリーム配信であれば-Wi - F iの 2~ 3倍の通信距離に対応可能です 8 S D Rが提供する柔軟性によってデジタル変復調の調整を行うことで距離の要件を満たすことができますまた複雑な放射環境に応じてSN比を変更するように調整を行うことも可能です

まとめ

本稿ではF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションによって高精細のワイヤレスビデオ伝送を実現する場合に重要な意味を持つパラメータについて説明しましたこのソリューションを利用すれば俊敏な周波数スイッチングと高速周波数ホッピングによって安定性と信頼性の高いワイヤレスリンクを確立できますまた複雑化が進む伝送路における放射の影響を抑え墜落の可能性を低減することが可能になります加えてこのソリューションでは通信リンクの確立時間を短縮し遅延を抑えた接続を実現するために1ウェイの通信プロトコルを使用することができますこれにより柔軟性が高まります農業や電力線の検査サーベイランス(調査監視)といった産業用 民生用アプリケーションで成功を収めるには安定性と信頼性が高くセキュアな通信を実現することが不可欠です

参考文献

1 アナログデバイセズが提供するソフトウェア無線ソリューションAnalog Devices2 AD9361 データシートAnalog Devices3 AD9364 データシートAnalog Devices4 Ken Genti leアプリケーションノート AN-922「Dig-i ta l Pulse-Shaping Fi l te r Bas ics(デジタルパルス整形フィルタの基本)」Analog Devices

Analog Dialogue Volume 51 Number 1 9

著者

Wei Zhou(WeiZhouanalogcom)はアナログデバイセズのアプリケーションエンジニアです主にワイヤレスビデオ伝送やワイヤレス通信向けのRFトランシーバ製品とアプリケーションの設計 開発をサポートしています中国 北京にあるアナログデバイセズの中央アプリケーションセンターで5年間にわたってDDSPLL高速DACADCクロックなどの製品を担当してきました2006年に中国 武漢にある武漢大学で学士号を取得し2009年に中国 北京にある中国科学院で修士号を取得しています2009年から2011年までは航空宇宙技術に関連する企業でR F マイクロ波に対応する回路やシステムの設計技術者として勤務していました

Wei Zhou

5 Scot t R Bul lock「Transce iver and Sys tem Des ign for Dig i ta l Communica t ions 4 th ed i t ion(デジタル通信用のトランシーバとシステムの設計 第4版)」SciTech Pub-l i sh ing Edison NJ2014年6 E 5 0 5 2 B「S i g n a l S o u r c e A n a l y z e r A d v a n c e d P h a s e Noise and Trans ien t Measurement Techniques(シグナルソースアナライザ「E5052B」位相ノイズと過渡的事象の高度な計測技術)」Agi len t2007年

7 D i P u A n d r e i C o z m a To m H i l l「製造までの4つのステップモデルベース設計で実現するソフトウェア無線Part 1ADIXil inx社のSDR向けラピッドプロトタイピング用プラットフォーム――その機能メリット開発ツールについて学ぶ」Analog Dia logue 49-098 John Locke「Compar ing the DJI Phantom 4rsquos Light -br idge vs Yuneec Typhoon Hrsquos Wi-Fi (DJI Phantom 4のLigh tb r idgeとYuneec Typhoon HのWi-F iの比較)」Drone Compares

Analog Dialogue Volume 51 Number 110

Wei Zhou

SiPを採用したデータアクイジション用IC

高精度のシグナルチェーンの実装密度を向上著者Ryan Curran

Share on

力 広帯域幅 高入力インピーダンスのドライバ(ADCドライバ)低消費電力で安定性の高いリファレンス用のバッファ(リファレンスバッファ)高効率な電源管理ブロックを内蔵していますこれらシグナルチェーン用のコンポーネントがS i P技術によりデータアクイジション用のサブシステムとして統合されています

A D A Q 7 9 8 xはパッケージが 5 m m times 4 m mという小型のLGAですこの新たなスタイルのデバイスはデータアクイジションシステムの設計プロセスの簡素化に貢献しますADAQ798xで採用しているようなレベルでシステムの統合を図れば設計上の多くの問題が解決されますそれに加えA D A Q 7 9 8 xは構成が可能なA D Cドライバを内蔵しているため高い柔軟性も得られます例えばニーズに応じてゲインやコモンモードの調整が行えるといった具合です4種の電源電圧を使用することにより最高のシステム性能が得られますがデバイスの性能への影響を最小限に抑えつつ単電源で動作させることも可能ですADAQ798xは広範な分野のアプリケーションに対応できるだけの柔軟性を備えていますその一方で高いレベルでの統合も実現されています

ADAQ798xを開発するに当たりアナログデバイセズは設計上の問題の解決方法を見極めるためによくある設計ミスについて分析を行いましたその結果シグナルチェーンのレベルで生じる設計ミスは主にSAR ADCのリファレンス入力とアナログ入力という2つの部分に集中していることがわかりましたこれらの設計ミスの多くはAD変換性能に重大な影響を及ぼす周辺回路に関連するものでしたリファレンスの部分でよくあるミスとしてはリファレンス用のバイパスコンデンサの配置 レイアウトやサイズが不適切リファレンスソースの駆動能力が不十分リファレンスソースによって生じるノイズのスペクトル密度が過大といったことが挙げられますリファレンス部における不適切な設計はAD変換で誤差が生じる原因になる可能性がありますまたADCのアナログ入力部で見られる設計上の一般的な問題としてはA D Cドライバの選択を誤るA D Cとドライバの間に配置するフィルタの帯域幅を不適切な値に設定してしまうフィルタで使用するコンデンサの誘電物質の選択を誤るといったことが挙げられますこのようなシステムレベルの設計上の問題が組み合わさるとADCの変換性能が深刻なレベルまで低下してしまう可能性がありますADAQ798xの開発中にはこれらの問題への対処を目的としてさまざまな選択を行いました

先述したようにSAR ADCをベースとする変換システムにおいてデータシートに記載された性能を達成するには設計を行う際にいくつかの事柄について考慮しなければなりませんSAR ADCのリファレンスソースとアナログ入力ソースの特性は変換用のシグナルチェーンの設計を適切に行ううえで非常に重要です

具体的な用途が何であるかにかかわらず高精度のデータアクイジションシステムに対しては共通のニーズがありますそれは性能を維持したままシグナルチェーンの実装密度を高めることです多くのアプリケーションではADC-per-channe lのアプローチへの移行が進んでいますまたフォームファクタを変更することなく搭載するチャンネル数を増やそうという動きも加速していますそのためデータアクイジション用シグナルチェーンの設計者の多くはチャンネル密度に対して大きな関心を寄せていますさらに高精度のICの使い勝手を改善しデータシートに記載された性能をより容易に実現できるようにしてほしいという要望も高まっていますこれらの課題を解決するためにシグナルチェーン向けの I C製品としてS i P(S y s t e m i n Package)技術を適用したサブシステムが開発されるケースが増えています

サブシステムに関する上記の戦略に即しアナログデバイセズ(A D I)が開発した初のデータアクイジション用デバイスファミリーが「 A D A Q 7 9 8 x」ですA D A Q 7 9 8 xは分解能が 1 6ビットのA Dコンバータ(ADC)をベースとしたサブシステム製品です信号処理 コンディショニングに使用する4つの一般的な回路ブロックをS i P品として統合しておりさまざまなアプリケーションに対応することができますこの製品は最も重要な受動部品も内蔵していることからSAR(逐次比較型) A D Cを利用した従来のシグナルチェーンにおける設計上の問題の多くが排除されますそれらの受動部品はADAQ798xの仕様としてうたわれている性能を満たすためには不可欠な要素です

SAR A DCが使われている産業計測通信医療などの分野を見てみるとデータアクイジション用のシグナルチェーンを構成する一部の要素は用途にかかわらず共通していることがわかります逆にいくつかの部分はそれぞれの用途に特化したものとなっていますまた各シグナルチェーンにはさまざまな入力ソースやセンサーのアレイが使われることもわかりますそのため入力信号をADCに送出する前にさまざまなシグナルコンディショニングが適用されます多様な入力ソースが存在することから最大のダイナミックレンジを得るためにはシステムのフルスケールをそれぞれ異なる値に設定しなければなりませんまたリファレンスとしても異なる値が必要になる可能性もありますマルチチャンネルのアプリケーションではフロントエンドにマルチプレクサが配置されます電力の供給方法はアプリケーションに求められる主要な性能に応じて異なりますしかし多くのアプリケーションには共通して使用される部品があります「ADAQ7980」と「ADAQ7988」は「全ての能動部品はアナログデバイセズが提供する」というソリューションの一要素です高精度 低消費電力の16ビットSAR ADCADCの駆動に用いる低消費電

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 2: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 12

UAVに適したSDRベースのビデオ伝送高精細度と低遅延を実現

無人航空機(ドローンなどのUAV)からの高精細ビデオ伝送を実現したい場合ワイヤレストランシーバの設計において多くの課題が生じます本稿ではトランシーバIC技術を活用した実用的なソリューションを紹介します

4

SiPを採用したデータアクイジション用IC高精度のシグナルチェーンの実装密度を向上

本稿ではSiP(System in Package)技術を適用したADコンバータ(ADC)応用製品を紹介します5mm times 4mmの単一パッケージに収められたデータアクイジションシステムを利用することにより高精度のシグナルチェーンの実装密度を高めプリント基板上の占有面積を縮小することが可能になります

10

アナログデバイセズに寄せられた珍問難問集 Issue 137 サイコなADCアナログデバイセズのADCをテストしています最初はうまくいっていたのですが急におかしなFFT結果が得られるようになりました何が起きているのでしょうか

14

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に

RF設計においては非常に重要でありながら理解が難しい技術に取り組まなければならないことがありますそうした技術の例として次世代のSDRトランシーバに適用されるRF対応の複素ミキサーやゼロIFアーキテクチャが挙げられます本稿ではこれらの技術を採用することによって得られる大きなメリットについて説明します

17

機能安全に対応可能なΣΔ型のADC機能安全は工業用システムの設計における重要な要素ですシステムに致命的な故障が生じた場合機能安全が適切に働かなければ人間の生死を左右してしまう可能性があります本稿ではまずシステムで安全を確保するための機能に求められる要件について説明しますそのうえで高精度のΣΔ型ADCが備えるいくつかの機能を活用してそれらの要件を満たす方法について解説します

23

アナログデバイセズに寄せられた珍問難問集 Issue 138 このノイズで夜も眠れない

測定が可能な最小電圧は何Vですか

27

今号の記事

Analog Dialogue Volume 51 Number 1 3

基地局におけるパッシブ相互変調の検出と対策

システムにおいて能動部品が非線形性を生じさせることはよく知られていますこの問題に対しては設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方で受動デバイスによって生じる非線形性がシステムに悪影響を及ぼす可能性があるという事実も無視することはできません本稿ではRFシグナルチェーンにおけるパッシブ相互変調(PIM)の影響を緩和するための設計手法について説明します

29

電源ノイズやクロックジッタが高速DACに及ぼす影響 位相ノイズを解析管理する

本稿では高速DAコンバータ(DAC)の位相ノイズについて説明します具体的には位相ノイズを抑えるための設計手法について定量的に理解できるように解説を行います位相ノイズに関する要件に対し過不足のない適切な設計を最初から行うための方法論を示すことを目標とします

35

アナログデバイセズに寄せられた珍問難問集 Issue 139 ジャイロが道を間違えた

ジャイロスコープのドリフト誤差は時間の経過に伴って蓄積されていく可能性があると聞きましたこの現象はどのようなIMUでも起こりうるのですか

42

アナログダイアログはアナログデバイセズが提供する技術雑誌ですアナログデジタルミックスドシグナルの各分野に対応する製品アプリケーション技術技法について論じています

過去のアナログダイアログはバックナンバーをご覧くださいこのページには1967年の創刊号以降のすべての定期発行版と3回の特別記念版が保存されています

アナログダイアログに関するご意見ご感想はこちらまで

Facebook(英語) wwwfacebookcomanalogdialogue

EngineerZone(英語) ezanalogcomblogsanalogdialogue

メール dialogueeditoranalogcom

Jim Surber著者

Jim Surberは前編集者だったScott Wayneが退職した2015年5月にアナログダイアログの編集者になりました高速データコンバーターメーカーであるComputer Labs(1978年にアナログデバイセズに統合)でキャリアをスタートして以

降Jimは40年以上にわたりアナログデバイセズと共に歩んでいます

製品テストアプリケーションエンジニア製品ラインマーケティングを経験し現在はマーケティングコミュニケーションを担当しています執筆が趣味で過去数年にわたり様々な雑誌に向け多数の記事を発表しています

ノースカロライナ州グリーンズボロに住居を構え家族と共にバージニア州の山々を散策することを楽しんでいます

ご意見ご感想は以下のメールアドレスへ 英語でお寄せ下さい

Email jimsurberanalogcom

Analog Dialogue Volume 51 Number 14

UAVに適したSDRベースのビデオ伝送

高精細度と低遅延を実現著者Wei Zhou

Share on

どれくらいのデータ量を伝送するのか

表1は非圧縮データレートと圧縮データレートでどれだけデータ量に差があるのかを示したものですH265またはMPEG-H Par t 2としても知られるHEVC(高効率ビデオコーディング)を使用すればデータレートを下げて帯域幅を抑えることができます現在ビデオコンテンツの録画 圧縮 配信に最もよく利用されている方式の1つにH264がありますHEVCはビデオ圧縮のあり方を大きく前進させるものであり広く使用されているAVC(H264またはMPEG-4 Par t 10)の後継となり得る有望な技術です

[圧縮データレート] = [非圧縮データレート][圧縮率]

表1にはさまざまなビデオ伝送方式について圧縮した場合非圧縮の場合のデータレートがまとめられていますここではビデオのビット深度が24ビットフレームレートが60fps(フレーム 秒)であると仮定しています1080pを例にとると圧縮後のデータレートは1 4 9 3 M b p s(メガビット 秒)ですしたがってベースバンドプロセッサとワイヤレスの物理層で容易に処理することができます

表1 圧縮データレート

方式水平

方向

垂直 方向

ピクセル

(画素数)

非圧縮デー

タレート

〔Mbps〕

圧縮データレ

ート〔Mbps〕

圧縮率は200

VGA 640 480 307200 442 22

720p 1280 720 921600 1328 664

1080p 1920 1080 2073600 2986 1493

2k 2048 1152 2359296 3400 170

4k 4096 2160 8847360 12740 637

信号の帯域幅

AD9361 AD9364ではサンプルレートデジタルフィルタデシメーションの仕様を変更することにより200kHz以下から56MHzまでのチャンネル帯域幅をサポートしますAD9361 AD9364は複素データを送信するための IチャンネルとQチャンネルを備えるゼロ IFトランシーバです複素データには実部と虚部がありそれぞれが IとQに対応しますこれら2つのチャンネルが同じ周波数帯域で扱われるのでスペクトル効率は通常の2倍になります

概要

アナログデバイセズ(A D I)は集積度の高いR Fアジャイルトランシーバ I Cを提供していますこの種の製品はMDAS(Mult i - serv ice Dis t r ibu ted Access S y s t e m)やスモールセルなど携帯電話基地局で使われるS D R(ソフトウェア無線) 1のアーキテクチャでよく使用されていますがそれ以外にも注目すべき用途があります現在産業 民生 軍事分野では無人航空機(U AV)が利用されるケースが増えてきましたこのU AVにおけるワイヤレスH D(高精細)ビデオ伝送にもR Fアジャイルトランシーバ I Cが活用されているのです本稿のテーマは集積度の高いトランシーバIC「AD9361」「AD9364」 23を使用した広帯域ワイヤレスビデオ伝送ですこのアプリケーションに関してシグナルチェーンの構成やり取りされるデータ量R F占有信号帯域幅通信距離トランスミッタの送信パワーなどの話題を取り上げますまたOFDM (直交周波数分割多重方式)の物理層の実現方法について述べるほかR F信号の干渉を回避するための周波数ホッピングに関するテスト結果も示します最後に広帯域ワイヤレスアプリケーションにおけるWi -F iトランシーバとR Fアジャイルトランシーバの長所と短所について考察します

シグナルチェーン

図 1はA D 9 3 6 1 A D 9 3 6 4とベースバンド I Cを使って構成したワイヤレスビデオ伝送システムの概略図ですカメラによって映像を取得しそのデータをイーサネットやHDMIUSBなどのインターフェースを介してベースバンド I Cのプロセッサに送ります映像のコーディング デコーディングは F P G Aなどのハードウェアで行うことができますR F対応のフロント部にはスイッチャL N A(低ノイズアンプ)PA(パワーアンプ)そして集積度が高くプログラムが可能なトランシーバ ICが含まれています

イーサネットHDMI

USB

CMOSLVDS

FPGAASIC

カメラ AD9361AD9364

Rx

Tx PA

LNA

図1 ワイヤレスビデオ伝送システムの構成図

Analog Dialogue Volume 51 Number 1 5

圧縮ビデオデータを I Qの各チャンネルにマッピングするとシンボルとして知られるコンスタレーションポイントが構成されます図2に示したのは1 6 Q A -M(Quadra ture Ampl i tude Modula t ion)の例です各シンボルは4ビットで表されます

0101 0001 1001 1101

0100 0000 1000 1100

0110 0010 1010 1110

0111 0011 1011 1111

Q

Amax ndashAmax

Am

ax

ndashAm

ax

図 2 16 Q A Mのコンスタレーション4

シンボルの値0100 0000 1101 0111 0101 1001 0010 1010

Amax

Amax3

0

ndashAmax3

ndashAmax

Amax

Amax3

0

ndashAmax3

ndashAmax

I

Q

図 3 コンスタレーションに対応する I Qのデジタル波形

振幅

周波数(シンボルレートで正規化)

二乗余弦スペクトル

α = 0

α = 1

α = 12

パルスのスペクトル

TO

15

10

05

00 05 10 15 20

fOfO2

図 4 パルス整形フィルタの応答

シングルキャリア(単一搬送波)のシステムの場合限られた帯域内に収まるよう送信信号の整形を行うためにD Aコンバータ(D A C)の前段で I Qのデジタル波形をパルス整形フィルタに通す必要がありますパルスの整形にはF I Rフィルタが使用されその応答は図 4に示したようなものになります情報の忠実度( f i d e l -i t y)を維持するためにシンボルレートに対応する信号帯域幅の最小値が決められますシンボルレートは以下の式に示すようにビデオの圧縮を行う場合のデータレートに比例しますOFDMに対応するシステムでは複素データが IFFT(逆高速フーリエ変換)によってサブキャリアに変調されそのサブキャリアによって制限帯域内の信号が送信されます

[シンボルレート] =[ビットレート]

[各シンボルで送信されるビット数]

各シンボルで送信されるビット数は変調の次数に応じて異なります

占有信号帯域幅は次式で与えられます

[RF占有信号帯域幅] = [シンボルレート]times(1+α)

ここでαはフィルタ帯域幅のパラメータです

AmaxndashAmax AmaxndashAmax

Am

axndashA

max

Am

axndashA

max

QPSKシンボル当たり2ビット

16 QAMシンボル当たり4ビット

64 QAMシンボル当たり6ビット

ndashAmax Amax

ndashAm

axA

max

図 5 変調次数

Analog Dialogue Volume 51 Number 16

上に示した式から次式を導くことができます

[RF占有信号帯域幅]= [圧縮データレート]

[各シンボルで伝送されるビット数]

times (1 + α)

この式から表2にまとめたようにRF占有信号帯域幅を求めることができます

表 2 異なる変調次数に対するRF占有信号帯域幅

(α=025)

方式

圧縮デー

タレート

〔Mbps〕

QPSKの 信号帯域幅

〔MHz〕

16QAMの

信号帯域幅

〔MHz〕

64QAMの

信号帯域幅

〔MHz〕

VGA 22 1375 06875 04583

720p 66 41250 20625 13750

1080p 149 93125 46563 31042

2k 170 106250 53125 35417

4k 637 398125 199063 132708

AD9361AD9364の最大信号帯域幅は56MHzです両製品は表2に示す全てのビデオ伝送方式だけでなくより高いフレームレートにも対応します変調の次数を上げると占有帯域幅は狭くなりシンボルにおけるビット当たりの情報量は増加しますただし正しく復調を行うためには高いSN比が必要になります

通信距離とトランスミッタのパワー

U AVなどのアプリケーションでは最大通信距離が非常に重要なパラメータになりますそれほど長い通信距離は求められないケースもありますがそうした場合でも通信が遮断されないことが非常に重要になります信号は(自由空間での減衰とは別に)酸素や水などの障害物によって減衰する可能性があります

図6に示したのはワイヤレス通信チャンネルにおける損失のモデルです

通常レシーバの感度はトランスミッタからの情報を復調またはリカバーするために必要な最小入力信号S min

として定義されますレシーバの感度が得られたら以下に示すようにいくつかの仮定に基いて最大通信距離を算出することができます

Smin = 10log(kT0B) + NF + min = ndash174 dBm + 10logB + NF + minSN( ) S

N( )ここで各変数の意味は以下のとおりです

(SN)min信号を処理するために必要な最小のSN比

NFレシーバのノイズ指数

kボルツマン定数(138 times 10 ndash23 jou le k)

T 0レシーバの入力部の絶対温度(ケルビン温度)

Bレシーバの帯域幅(単位はHz)

(S N) m i nは変復調の次数によって異なりますS N比が同じである場合変調次数の低い方がシンボルエラーは少なくなりますシンボルエラーが同等である場合変調次数が高い方が復調するためにより高いSN比を必要としますトランスミッタがレシーバからかなり離れている場合には信号が弱くなりますしたがってそのS N比では高次の復調に対応できないということが起こりますトランスミッタを稼働させたままあるビデオ方式で同じデータレートを維持するためにはベースバンド部において帯域幅の拡張と引き換えに変調の次数を下げるべきですそうすることで受信した画像が不鮮明にならないようにします幸いデジタル変復調の機能を備えるSDRでは変調方式を変更することが可能です先述した分析内容はトランスミッタのRFパワーが一定であるという仮定に基づいていますアンテナのゲインを変えずにRF送信パワーを大きくするとレシーバの感度を高めなくてもより遠くで信号を受信できますただし最大送信パワーについてはF CCCEの放射に関する規格に準拠しなければなりません

また通信距離はキャリア周波数に依存します波が空間を伝搬する際には分散による損失が生じます自由空間における損失は次式によって求められます

Afs = 20log = 20log4Rλ( ) 4Rf

C( )ここでRは距離 λは波長 fは周波数Cは光速ですこの式から自由空間において通信距離が一定だとすると周波数が高いほど損失が大きくなることがわかります例えば通信距離が同じであるとするとキャリア周波数が5 8GHzの場合の減衰は同2 4GHzの場合と比べて766dB以上大きくなります

[全体のチャンネル損失] = Afs + Lprop + Lmulti

Afs Aprop L multi

トランスミッタ

トランスミッタのアンテナ

レシーバのアンテナ

自由空間での減衰 水蒸気 雨による

損失

大気中での損失 反射信号

酸素による吸収

マルチパスによる損失

レシーバ

図 6 ワイヤレス通信チャンネルにおける損失のモデル 5

Analog Dialogue Volume 51 Number 1 7

RF周波数とスイッチング

A D 9 3 6 1 A D 9 3 6 4は7 0 M H z~6 G H zの周波数範囲に対応しています具体的にどの周波数を使用するかはプログラムによって選択可能ですこのような周波数範囲に対応していることから 1 4 G H z 2 4 G H z 5 8 G H zな ど 免 許 が 必 要 不 要 な 周 波 数 を 含 む ほ と ん ど のNLOS(Non Line-of -Sight見通し外)周波数アプリケーションで利用できます

2 4GHzの周波数帯はWi-F iBlue too th IoT( In t e r-ne t of Things)向けの短距離通信に広く使用されており非常に混雑していますこの周波数帯をワイヤレスビデオ伝送と制御信号の通信に使用すると信号が干渉したり不安定になったりする可能性が高まります言うまでもなくこれはUAVにとって望ましいことではなく危険な状態に陥る可能性がありますそこで使用されるのが周波数スイッチングという手法ですこれは干渉などが生じないクリーンな周波数を使える状態を維持することでデータや制御信号の通信を信頼性の高い状態に保つというものですトランスミッタは周波数帯が混雑していることを感知したら他の周波数帯を使用するように自動的に切り替えを行います例えば近接する周波数を使用して運用されている2機のUAVは互いの通信に対して干渉を及ぼしますその場合自動的にL O(局部発振)周波数を切り替えて周波数帯を選択し直すことにより安定したワイヤレスリンクを維持することができます稼働中にキャリア周波数やチャンネルを柔軟に選択できる機能はハイエンドのUAVにふさわしいものだと言えます

周波数ホッピング

電子対抗手段(ECMElec t ronic Countermeasures)では高速周波数ホッピングが広く使用されていますこれも干渉を回避する手段として有用です通常周波数ホッピングを行う場合には一連の処理を実施した後にフェーズロックループ(PLL)を再ロックする必要がありますその際には周波数に関するレジスタへの書き込み時間VCO(電圧制御発振器)のキャリブレーション時間PLLロック時間が必要になりますそのため周波数ホッピングには数百μs程度の時間がかかります図7はトランスミッタのLO周波数を81669MHzから80203MHzにホッピングする例を示したものです通常AD9361は周波数を変更可能なモードで使用されますトランスミッタのR F出力周波数は1 0 M H zの周波数を基準として 8 1 4 6 9 M H zから 8 0 0 0 3 M H zにジャンプします周波数ホッピングにかかる時間は図7に示すようにシグナルソースアナライザ(Keysight Tech-n o l o g i e s社の「E 5 0 5 2 B」)を使うことでテストできます図 7( b)の結果からV C OのキャリブレーションとP L Lのロックにかかる時間は約5 0 0 μ sですこのようにシグナルソースアナライザを使えばPLLの過渡応答を捉えることができます図 7( a)は広帯域モードにおける過渡応答の測定結果です図7(b)と図7(d)は周波数ホッピングによる周波数および位相の過渡応答をかなり高い解像度で示したものです 6図 7(c)は出力パワーの応答を表しています

(a) (b)

(c) (d)

図 7 8 0 4 5 M H zから8 0 2 M H zへの 周波数ホッピングには 5 0 0 μ sかかる

周 波 数 ホ ッ ピ ン グ を 使 用 す る ア プ リ ケ ー シ ョ ン では 5 0 0 μ s と い う の は 非 常 に 長 い 時 間 で す そ こでAD9361 AD9364には通常よりも高速な周波数ホッピングを実現するための高速ロックモードが用意されていますこのモードではシンセサイザに関する一連のプログラミング情報(プロファイルと呼ばれます)を自身のレジスタまたはベースバンドプロセッサのメモリ領域に保存することによって高速化が実現されます図8に示したのは高速ロックモードを使用して8 8 2 M H zから8 0 2 M H zへの周波数ホッピングを実行した時のテスト結果です図 8( d)の位相応答を見ると必要な時間が 2 0 μ s以下に抑えられていることがわかりますなお位相を表す曲線は802MHzの位相を基準にしてプロットした結果です周波数情報とキャリブレーション結果がプロファイルに保存されていることからSPI(Ser ia l Per iphera l In te r face)による書き込み時間とVCOのキャリブレーション時間はこのモードでは排除されます図8(b)はAD9361 AD9364の高速周波数ホッピング機能の様子を表しています

(a) (b)

(c) (d)

図 8 高速ロックモードでは2 0 μ s以内で 8 8 2 M H zから

8 0 2 M H zまでの周波数ホッピングを実行できる

Analog Dialogue Volume 51 Number 18

OFDMに対応する物理層

O F D Mは変調方式の1つですこの方式では高いデータレートで変調されたストリームを低速に変調されたサブキャリアに分割しますサブキャリアとしては近接する狭い帯域が使用されますこのような処理を行うことにより周波数フェージングに対する感度を下げることができますこの方式の短所はPAPR(Peak to Average Power Rat io)が高いこととキャリアのオフセットとドリフトに対して感度が高くなることですO F D Mは広帯域ワイヤレス通信の物理層で広く採用されていますOFDMを実現するための主要な技術としては I F F T F F T周波数同期サンプリング時間同期シンボル フレーム同期などが挙げられます IFFTF F TはF P G Aによってできるだけ高速に実行できるようにすべきですまたサブキャリアの間隔を決めることも非常に重要な要素になりますその間隔は通信機能を備える移動体が周波数のドップラーシフトに十分に耐えられるように大きく設定したいところですしかしスペクトル効率を高めるために限られた周波数帯域内でより多くのシンボルを送信できるようにするためにはサブキャリアの間隔は小さく設定しなければなりませんエンコーディング技術とOFDM変調を組み合わせていることを指してCOFDM(coded OFDM)という用語が使われることがありますCOFDMは信号の減衰に対する高い耐性を備えていますまた前方誤り訂正(FEC)を適用することも可能ですそのためCOFDMを利用すれば移動体からビデオ信号を適切に送信できるようになりますエンコーディングを行うには信号の帯域幅を広くとる必要がありますがトレードオフを行う価値があると言えます

集積度の高いアナログデバイセズのR FトランシーバICにThe MathWorks社のモデルベース設計ツール 自動コード生成ツールと X i l i n x社の強力な「 Z y n q -7000 Al l Programmable SoC」を組み合わせれば従来に比べSDRシステムの設計検証テスト実装を効率的に行えるようになりますその結果無線システムの高性能化と開発期間の短縮を両立することが可能になります 7

Wi-Fiは最善の解なのか

Wi-F iを搭載したドローンは携帯電話やノート型パソコンといったモバイル機器に対し無線によって非常に簡単に接続することができますそのためWi-F iはドローンを非常に使いやすくする技術だと言えるでしょうしかしU AVアプリケーションにおけるワイヤレスビデオ伝送についてはF P G AとA D 9 3 6 1を組み合わせたソリューションを利用する場合の方がWi-F iを使用する場合よりも多くのメリットを得ることができますまず物理層についてはAD9361 AD9364を採用すれば迅速な周波数スイッチングと高速周波数ホッピングを利用することで干渉を防止することできます集積度の高いWi-Fiチップのほとんどは混雑した2 4GHz帯でも動作しますしかしそれらの製品はワイヤレス接続を安定させるために周波数帯を切り替える機能は備えていません

F P G AとA D 9 3 6 1を組み合わせたソリューションにはもう1つのメリットがありますそれは設計者が通信プロトコルを柔軟に定義 開発できることですWi-Fiの場合プロトコルは標準規格として定義されていますその中では全てのデータパケットで2ウェイのハン

ドシェイクを実行しなければならないと定められています各データパケットについては各パケットに含まれる512バイトの全てを問題なく受信したことを確認する必要がありますもし1バイトでも失われていたら512バイトの全てを再び送信しなければなりません 8

確かにこのようなプロトコルであればデータの信頼性を高めることができますしかしワイヤレスのデータリンクを再確立するには複雑な処理を行わなければならず相応の時間がかかります例えばT C P I Pは遅延が大きくビデオの伝送や制御をリアルタイムで行うことは困難ですこのことが原因でT C P I Pを利用するUAVは墜落の危険にさらされる可能性がありますそれに対しF P G AとA D 9 3 6 1を組み合わせたS D Rソリューションは1ウェイのデータストリームを採用していますつまり空中に浮かんでいるドローンからビデオ信号をテレビ放送のように送信できるということです実際リアルタイムのビデオ伝送を目標とするのであればパケットを再送する時間は許容できません

またWi-F iでは多くのアプリケーションに対して適切なレベルのセキュリティが提供されるわけではありませんそれに対しF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションでは暗号化用のアルゴリズムとユーザーが定義可能なプロトコルを利用することによりセキュリティ面での脅威をかなり抑えることができます

さらに1ウェイのデータストリーム配信であれば-Wi - F iの 2~ 3倍の通信距離に対応可能です 8 S D Rが提供する柔軟性によってデジタル変復調の調整を行うことで距離の要件を満たすことができますまた複雑な放射環境に応じてSN比を変更するように調整を行うことも可能です

まとめ

本稿ではF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションによって高精細のワイヤレスビデオ伝送を実現する場合に重要な意味を持つパラメータについて説明しましたこのソリューションを利用すれば俊敏な周波数スイッチングと高速周波数ホッピングによって安定性と信頼性の高いワイヤレスリンクを確立できますまた複雑化が進む伝送路における放射の影響を抑え墜落の可能性を低減することが可能になります加えてこのソリューションでは通信リンクの確立時間を短縮し遅延を抑えた接続を実現するために1ウェイの通信プロトコルを使用することができますこれにより柔軟性が高まります農業や電力線の検査サーベイランス(調査監視)といった産業用 民生用アプリケーションで成功を収めるには安定性と信頼性が高くセキュアな通信を実現することが不可欠です

参考文献

1 アナログデバイセズが提供するソフトウェア無線ソリューションAnalog Devices2 AD9361 データシートAnalog Devices3 AD9364 データシートAnalog Devices4 Ken Genti leアプリケーションノート AN-922「Dig-i ta l Pulse-Shaping Fi l te r Bas ics(デジタルパルス整形フィルタの基本)」Analog Devices

Analog Dialogue Volume 51 Number 1 9

著者

Wei Zhou(WeiZhouanalogcom)はアナログデバイセズのアプリケーションエンジニアです主にワイヤレスビデオ伝送やワイヤレス通信向けのRFトランシーバ製品とアプリケーションの設計 開発をサポートしています中国 北京にあるアナログデバイセズの中央アプリケーションセンターで5年間にわたってDDSPLL高速DACADCクロックなどの製品を担当してきました2006年に中国 武漢にある武漢大学で学士号を取得し2009年に中国 北京にある中国科学院で修士号を取得しています2009年から2011年までは航空宇宙技術に関連する企業でR F マイクロ波に対応する回路やシステムの設計技術者として勤務していました

Wei Zhou

5 Scot t R Bul lock「Transce iver and Sys tem Des ign for Dig i ta l Communica t ions 4 th ed i t ion(デジタル通信用のトランシーバとシステムの設計 第4版)」SciTech Pub-l i sh ing Edison NJ2014年6 E 5 0 5 2 B「S i g n a l S o u r c e A n a l y z e r A d v a n c e d P h a s e Noise and Trans ien t Measurement Techniques(シグナルソースアナライザ「E5052B」位相ノイズと過渡的事象の高度な計測技術)」Agi len t2007年

7 D i P u A n d r e i C o z m a To m H i l l「製造までの4つのステップモデルベース設計で実現するソフトウェア無線Part 1ADIXil inx社のSDR向けラピッドプロトタイピング用プラットフォーム――その機能メリット開発ツールについて学ぶ」Analog Dia logue 49-098 John Locke「Compar ing the DJI Phantom 4rsquos Light -br idge vs Yuneec Typhoon Hrsquos Wi-Fi (DJI Phantom 4のLigh tb r idgeとYuneec Typhoon HのWi-F iの比較)」Drone Compares

Analog Dialogue Volume 51 Number 110

Wei Zhou

SiPを採用したデータアクイジション用IC

高精度のシグナルチェーンの実装密度を向上著者Ryan Curran

Share on

力 広帯域幅 高入力インピーダンスのドライバ(ADCドライバ)低消費電力で安定性の高いリファレンス用のバッファ(リファレンスバッファ)高効率な電源管理ブロックを内蔵していますこれらシグナルチェーン用のコンポーネントがS i P技術によりデータアクイジション用のサブシステムとして統合されています

A D A Q 7 9 8 xはパッケージが 5 m m times 4 m mという小型のLGAですこの新たなスタイルのデバイスはデータアクイジションシステムの設計プロセスの簡素化に貢献しますADAQ798xで採用しているようなレベルでシステムの統合を図れば設計上の多くの問題が解決されますそれに加えA D A Q 7 9 8 xは構成が可能なA D Cドライバを内蔵しているため高い柔軟性も得られます例えばニーズに応じてゲインやコモンモードの調整が行えるといった具合です4種の電源電圧を使用することにより最高のシステム性能が得られますがデバイスの性能への影響を最小限に抑えつつ単電源で動作させることも可能ですADAQ798xは広範な分野のアプリケーションに対応できるだけの柔軟性を備えていますその一方で高いレベルでの統合も実現されています

ADAQ798xを開発するに当たりアナログデバイセズは設計上の問題の解決方法を見極めるためによくある設計ミスについて分析を行いましたその結果シグナルチェーンのレベルで生じる設計ミスは主にSAR ADCのリファレンス入力とアナログ入力という2つの部分に集中していることがわかりましたこれらの設計ミスの多くはAD変換性能に重大な影響を及ぼす周辺回路に関連するものでしたリファレンスの部分でよくあるミスとしてはリファレンス用のバイパスコンデンサの配置 レイアウトやサイズが不適切リファレンスソースの駆動能力が不十分リファレンスソースによって生じるノイズのスペクトル密度が過大といったことが挙げられますリファレンス部における不適切な設計はAD変換で誤差が生じる原因になる可能性がありますまたADCのアナログ入力部で見られる設計上の一般的な問題としてはA D Cドライバの選択を誤るA D Cとドライバの間に配置するフィルタの帯域幅を不適切な値に設定してしまうフィルタで使用するコンデンサの誘電物質の選択を誤るといったことが挙げられますこのようなシステムレベルの設計上の問題が組み合わさるとADCの変換性能が深刻なレベルまで低下してしまう可能性がありますADAQ798xの開発中にはこれらの問題への対処を目的としてさまざまな選択を行いました

先述したようにSAR ADCをベースとする変換システムにおいてデータシートに記載された性能を達成するには設計を行う際にいくつかの事柄について考慮しなければなりませんSAR ADCのリファレンスソースとアナログ入力ソースの特性は変換用のシグナルチェーンの設計を適切に行ううえで非常に重要です

具体的な用途が何であるかにかかわらず高精度のデータアクイジションシステムに対しては共通のニーズがありますそれは性能を維持したままシグナルチェーンの実装密度を高めることです多くのアプリケーションではADC-per-channe lのアプローチへの移行が進んでいますまたフォームファクタを変更することなく搭載するチャンネル数を増やそうという動きも加速していますそのためデータアクイジション用シグナルチェーンの設計者の多くはチャンネル密度に対して大きな関心を寄せていますさらに高精度のICの使い勝手を改善しデータシートに記載された性能をより容易に実現できるようにしてほしいという要望も高まっていますこれらの課題を解決するためにシグナルチェーン向けの I C製品としてS i P(S y s t e m i n Package)技術を適用したサブシステムが開発されるケースが増えています

サブシステムに関する上記の戦略に即しアナログデバイセズ(A D I)が開発した初のデータアクイジション用デバイスファミリーが「 A D A Q 7 9 8 x」ですA D A Q 7 9 8 xは分解能が 1 6ビットのA Dコンバータ(ADC)をベースとしたサブシステム製品です信号処理 コンディショニングに使用する4つの一般的な回路ブロックをS i P品として統合しておりさまざまなアプリケーションに対応することができますこの製品は最も重要な受動部品も内蔵していることからSAR(逐次比較型) A D Cを利用した従来のシグナルチェーンにおける設計上の問題の多くが排除されますそれらの受動部品はADAQ798xの仕様としてうたわれている性能を満たすためには不可欠な要素です

SAR A DCが使われている産業計測通信医療などの分野を見てみるとデータアクイジション用のシグナルチェーンを構成する一部の要素は用途にかかわらず共通していることがわかります逆にいくつかの部分はそれぞれの用途に特化したものとなっていますまた各シグナルチェーンにはさまざまな入力ソースやセンサーのアレイが使われることもわかりますそのため入力信号をADCに送出する前にさまざまなシグナルコンディショニングが適用されます多様な入力ソースが存在することから最大のダイナミックレンジを得るためにはシステムのフルスケールをそれぞれ異なる値に設定しなければなりませんまたリファレンスとしても異なる値が必要になる可能性もありますマルチチャンネルのアプリケーションではフロントエンドにマルチプレクサが配置されます電力の供給方法はアプリケーションに求められる主要な性能に応じて異なりますしかし多くのアプリケーションには共通して使用される部品があります「ADAQ7980」と「ADAQ7988」は「全ての能動部品はアナログデバイセズが提供する」というソリューションの一要素です高精度 低消費電力の16ビットSAR ADCADCの駆動に用いる低消費電

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 3: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 1 3

基地局におけるパッシブ相互変調の検出と対策

システムにおいて能動部品が非線形性を生じさせることはよく知られていますこの問題に対しては設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方で受動デバイスによって生じる非線形性がシステムに悪影響を及ぼす可能性があるという事実も無視することはできません本稿ではRFシグナルチェーンにおけるパッシブ相互変調(PIM)の影響を緩和するための設計手法について説明します

29

電源ノイズやクロックジッタが高速DACに及ぼす影響 位相ノイズを解析管理する

本稿では高速DAコンバータ(DAC)の位相ノイズについて説明します具体的には位相ノイズを抑えるための設計手法について定量的に理解できるように解説を行います位相ノイズに関する要件に対し過不足のない適切な設計を最初から行うための方法論を示すことを目標とします

35

アナログデバイセズに寄せられた珍問難問集 Issue 139 ジャイロが道を間違えた

ジャイロスコープのドリフト誤差は時間の経過に伴って蓄積されていく可能性があると聞きましたこの現象はどのようなIMUでも起こりうるのですか

42

アナログダイアログはアナログデバイセズが提供する技術雑誌ですアナログデジタルミックスドシグナルの各分野に対応する製品アプリケーション技術技法について論じています

過去のアナログダイアログはバックナンバーをご覧くださいこのページには1967年の創刊号以降のすべての定期発行版と3回の特別記念版が保存されています

アナログダイアログに関するご意見ご感想はこちらまで

Facebook(英語) wwwfacebookcomanalogdialogue

EngineerZone(英語) ezanalogcomblogsanalogdialogue

メール dialogueeditoranalogcom

Jim Surber著者

Jim Surberは前編集者だったScott Wayneが退職した2015年5月にアナログダイアログの編集者になりました高速データコンバーターメーカーであるComputer Labs(1978年にアナログデバイセズに統合)でキャリアをスタートして以

降Jimは40年以上にわたりアナログデバイセズと共に歩んでいます

製品テストアプリケーションエンジニア製品ラインマーケティングを経験し現在はマーケティングコミュニケーションを担当しています執筆が趣味で過去数年にわたり様々な雑誌に向け多数の記事を発表しています

ノースカロライナ州グリーンズボロに住居を構え家族と共にバージニア州の山々を散策することを楽しんでいます

ご意見ご感想は以下のメールアドレスへ 英語でお寄せ下さい

Email jimsurberanalogcom

Analog Dialogue Volume 51 Number 14

UAVに適したSDRベースのビデオ伝送

高精細度と低遅延を実現著者Wei Zhou

Share on

どれくらいのデータ量を伝送するのか

表1は非圧縮データレートと圧縮データレートでどれだけデータ量に差があるのかを示したものですH265またはMPEG-H Par t 2としても知られるHEVC(高効率ビデオコーディング)を使用すればデータレートを下げて帯域幅を抑えることができます現在ビデオコンテンツの録画 圧縮 配信に最もよく利用されている方式の1つにH264がありますHEVCはビデオ圧縮のあり方を大きく前進させるものであり広く使用されているAVC(H264またはMPEG-4 Par t 10)の後継となり得る有望な技術です

[圧縮データレート] = [非圧縮データレート][圧縮率]

表1にはさまざまなビデオ伝送方式について圧縮した場合非圧縮の場合のデータレートがまとめられていますここではビデオのビット深度が24ビットフレームレートが60fps(フレーム 秒)であると仮定しています1080pを例にとると圧縮後のデータレートは1 4 9 3 M b p s(メガビット 秒)ですしたがってベースバンドプロセッサとワイヤレスの物理層で容易に処理することができます

表1 圧縮データレート

方式水平

方向

垂直 方向

ピクセル

(画素数)

非圧縮デー

タレート

〔Mbps〕

圧縮データレ

ート〔Mbps〕

圧縮率は200

VGA 640 480 307200 442 22

720p 1280 720 921600 1328 664

1080p 1920 1080 2073600 2986 1493

2k 2048 1152 2359296 3400 170

4k 4096 2160 8847360 12740 637

信号の帯域幅

AD9361 AD9364ではサンプルレートデジタルフィルタデシメーションの仕様を変更することにより200kHz以下から56MHzまでのチャンネル帯域幅をサポートしますAD9361 AD9364は複素データを送信するための IチャンネルとQチャンネルを備えるゼロ IFトランシーバです複素データには実部と虚部がありそれぞれが IとQに対応しますこれら2つのチャンネルが同じ周波数帯域で扱われるのでスペクトル効率は通常の2倍になります

概要

アナログデバイセズ(A D I)は集積度の高いR Fアジャイルトランシーバ I Cを提供していますこの種の製品はMDAS(Mult i - serv ice Dis t r ibu ted Access S y s t e m)やスモールセルなど携帯電話基地局で使われるS D R(ソフトウェア無線) 1のアーキテクチャでよく使用されていますがそれ以外にも注目すべき用途があります現在産業 民生 軍事分野では無人航空機(U AV)が利用されるケースが増えてきましたこのU AVにおけるワイヤレスH D(高精細)ビデオ伝送にもR Fアジャイルトランシーバ I Cが活用されているのです本稿のテーマは集積度の高いトランシーバIC「AD9361」「AD9364」 23を使用した広帯域ワイヤレスビデオ伝送ですこのアプリケーションに関してシグナルチェーンの構成やり取りされるデータ量R F占有信号帯域幅通信距離トランスミッタの送信パワーなどの話題を取り上げますまたOFDM (直交周波数分割多重方式)の物理層の実現方法について述べるほかR F信号の干渉を回避するための周波数ホッピングに関するテスト結果も示します最後に広帯域ワイヤレスアプリケーションにおけるWi -F iトランシーバとR Fアジャイルトランシーバの長所と短所について考察します

シグナルチェーン

図 1はA D 9 3 6 1 A D 9 3 6 4とベースバンド I Cを使って構成したワイヤレスビデオ伝送システムの概略図ですカメラによって映像を取得しそのデータをイーサネットやHDMIUSBなどのインターフェースを介してベースバンド I Cのプロセッサに送ります映像のコーディング デコーディングは F P G Aなどのハードウェアで行うことができますR F対応のフロント部にはスイッチャL N A(低ノイズアンプ)PA(パワーアンプ)そして集積度が高くプログラムが可能なトランシーバ ICが含まれています

イーサネットHDMI

USB

CMOSLVDS

FPGAASIC

カメラ AD9361AD9364

Rx

Tx PA

LNA

図1 ワイヤレスビデオ伝送システムの構成図

Analog Dialogue Volume 51 Number 1 5

圧縮ビデオデータを I Qの各チャンネルにマッピングするとシンボルとして知られるコンスタレーションポイントが構成されます図2に示したのは1 6 Q A -M(Quadra ture Ampl i tude Modula t ion)の例です各シンボルは4ビットで表されます

0101 0001 1001 1101

0100 0000 1000 1100

0110 0010 1010 1110

0111 0011 1011 1111

Q

Amax ndashAmax

Am

ax

ndashAm

ax

図 2 16 Q A Mのコンスタレーション4

シンボルの値0100 0000 1101 0111 0101 1001 0010 1010

Amax

Amax3

0

ndashAmax3

ndashAmax

Amax

Amax3

0

ndashAmax3

ndashAmax

I

Q

図 3 コンスタレーションに対応する I Qのデジタル波形

振幅

周波数(シンボルレートで正規化)

二乗余弦スペクトル

α = 0

α = 1

α = 12

パルスのスペクトル

TO

15

10

05

00 05 10 15 20

fOfO2

図 4 パルス整形フィルタの応答

シングルキャリア(単一搬送波)のシステムの場合限られた帯域内に収まるよう送信信号の整形を行うためにD Aコンバータ(D A C)の前段で I Qのデジタル波形をパルス整形フィルタに通す必要がありますパルスの整形にはF I Rフィルタが使用されその応答は図 4に示したようなものになります情報の忠実度( f i d e l -i t y)を維持するためにシンボルレートに対応する信号帯域幅の最小値が決められますシンボルレートは以下の式に示すようにビデオの圧縮を行う場合のデータレートに比例しますOFDMに対応するシステムでは複素データが IFFT(逆高速フーリエ変換)によってサブキャリアに変調されそのサブキャリアによって制限帯域内の信号が送信されます

[シンボルレート] =[ビットレート]

[各シンボルで送信されるビット数]

各シンボルで送信されるビット数は変調の次数に応じて異なります

占有信号帯域幅は次式で与えられます

[RF占有信号帯域幅] = [シンボルレート]times(1+α)

ここでαはフィルタ帯域幅のパラメータです

AmaxndashAmax AmaxndashAmax

Am

axndashA

max

Am

axndashA

max

QPSKシンボル当たり2ビット

16 QAMシンボル当たり4ビット

64 QAMシンボル当たり6ビット

ndashAmax Amax

ndashAm

axA

max

図 5 変調次数

Analog Dialogue Volume 51 Number 16

上に示した式から次式を導くことができます

[RF占有信号帯域幅]= [圧縮データレート]

[各シンボルで伝送されるビット数]

times (1 + α)

この式から表2にまとめたようにRF占有信号帯域幅を求めることができます

表 2 異なる変調次数に対するRF占有信号帯域幅

(α=025)

方式

圧縮デー

タレート

〔Mbps〕

QPSKの 信号帯域幅

〔MHz〕

16QAMの

信号帯域幅

〔MHz〕

64QAMの

信号帯域幅

〔MHz〕

VGA 22 1375 06875 04583

720p 66 41250 20625 13750

1080p 149 93125 46563 31042

2k 170 106250 53125 35417

4k 637 398125 199063 132708

AD9361AD9364の最大信号帯域幅は56MHzです両製品は表2に示す全てのビデオ伝送方式だけでなくより高いフレームレートにも対応します変調の次数を上げると占有帯域幅は狭くなりシンボルにおけるビット当たりの情報量は増加しますただし正しく復調を行うためには高いSN比が必要になります

通信距離とトランスミッタのパワー

U AVなどのアプリケーションでは最大通信距離が非常に重要なパラメータになりますそれほど長い通信距離は求められないケースもありますがそうした場合でも通信が遮断されないことが非常に重要になります信号は(自由空間での減衰とは別に)酸素や水などの障害物によって減衰する可能性があります

図6に示したのはワイヤレス通信チャンネルにおける損失のモデルです

通常レシーバの感度はトランスミッタからの情報を復調またはリカバーするために必要な最小入力信号S min

として定義されますレシーバの感度が得られたら以下に示すようにいくつかの仮定に基いて最大通信距離を算出することができます

Smin = 10log(kT0B) + NF + min = ndash174 dBm + 10logB + NF + minSN( ) S

N( )ここで各変数の意味は以下のとおりです

(SN)min信号を処理するために必要な最小のSN比

NFレシーバのノイズ指数

kボルツマン定数(138 times 10 ndash23 jou le k)

T 0レシーバの入力部の絶対温度(ケルビン温度)

Bレシーバの帯域幅(単位はHz)

(S N) m i nは変復調の次数によって異なりますS N比が同じである場合変調次数の低い方がシンボルエラーは少なくなりますシンボルエラーが同等である場合変調次数が高い方が復調するためにより高いSN比を必要としますトランスミッタがレシーバからかなり離れている場合には信号が弱くなりますしたがってそのS N比では高次の復調に対応できないということが起こりますトランスミッタを稼働させたままあるビデオ方式で同じデータレートを維持するためにはベースバンド部において帯域幅の拡張と引き換えに変調の次数を下げるべきですそうすることで受信した画像が不鮮明にならないようにします幸いデジタル変復調の機能を備えるSDRでは変調方式を変更することが可能です先述した分析内容はトランスミッタのRFパワーが一定であるという仮定に基づいていますアンテナのゲインを変えずにRF送信パワーを大きくするとレシーバの感度を高めなくてもより遠くで信号を受信できますただし最大送信パワーについてはF CCCEの放射に関する規格に準拠しなければなりません

また通信距離はキャリア周波数に依存します波が空間を伝搬する際には分散による損失が生じます自由空間における損失は次式によって求められます

Afs = 20log = 20log4Rλ( ) 4Rf

C( )ここでRは距離 λは波長 fは周波数Cは光速ですこの式から自由空間において通信距離が一定だとすると周波数が高いほど損失が大きくなることがわかります例えば通信距離が同じであるとするとキャリア周波数が5 8GHzの場合の減衰は同2 4GHzの場合と比べて766dB以上大きくなります

[全体のチャンネル損失] = Afs + Lprop + Lmulti

Afs Aprop L multi

トランスミッタ

トランスミッタのアンテナ

レシーバのアンテナ

自由空間での減衰 水蒸気 雨による

損失

大気中での損失 反射信号

酸素による吸収

マルチパスによる損失

レシーバ

図 6 ワイヤレス通信チャンネルにおける損失のモデル 5

Analog Dialogue Volume 51 Number 1 7

RF周波数とスイッチング

A D 9 3 6 1 A D 9 3 6 4は7 0 M H z~6 G H zの周波数範囲に対応しています具体的にどの周波数を使用するかはプログラムによって選択可能ですこのような周波数範囲に対応していることから 1 4 G H z 2 4 G H z 5 8 G H zな ど 免 許 が 必 要 不 要 な 周 波 数 を 含 む ほ と ん ど のNLOS(Non Line-of -Sight見通し外)周波数アプリケーションで利用できます

2 4GHzの周波数帯はWi-F iBlue too th IoT( In t e r-ne t of Things)向けの短距離通信に広く使用されており非常に混雑していますこの周波数帯をワイヤレスビデオ伝送と制御信号の通信に使用すると信号が干渉したり不安定になったりする可能性が高まります言うまでもなくこれはUAVにとって望ましいことではなく危険な状態に陥る可能性がありますそこで使用されるのが周波数スイッチングという手法ですこれは干渉などが生じないクリーンな周波数を使える状態を維持することでデータや制御信号の通信を信頼性の高い状態に保つというものですトランスミッタは周波数帯が混雑していることを感知したら他の周波数帯を使用するように自動的に切り替えを行います例えば近接する周波数を使用して運用されている2機のUAVは互いの通信に対して干渉を及ぼしますその場合自動的にL O(局部発振)周波数を切り替えて周波数帯を選択し直すことにより安定したワイヤレスリンクを維持することができます稼働中にキャリア周波数やチャンネルを柔軟に選択できる機能はハイエンドのUAVにふさわしいものだと言えます

周波数ホッピング

電子対抗手段(ECMElec t ronic Countermeasures)では高速周波数ホッピングが広く使用されていますこれも干渉を回避する手段として有用です通常周波数ホッピングを行う場合には一連の処理を実施した後にフェーズロックループ(PLL)を再ロックする必要がありますその際には周波数に関するレジスタへの書き込み時間VCO(電圧制御発振器)のキャリブレーション時間PLLロック時間が必要になりますそのため周波数ホッピングには数百μs程度の時間がかかります図7はトランスミッタのLO周波数を81669MHzから80203MHzにホッピングする例を示したものです通常AD9361は周波数を変更可能なモードで使用されますトランスミッタのR F出力周波数は1 0 M H zの周波数を基準として 8 1 4 6 9 M H zから 8 0 0 0 3 M H zにジャンプします周波数ホッピングにかかる時間は図7に示すようにシグナルソースアナライザ(Keysight Tech-n o l o g i e s社の「E 5 0 5 2 B」)を使うことでテストできます図 7( b)の結果からV C OのキャリブレーションとP L Lのロックにかかる時間は約5 0 0 μ sですこのようにシグナルソースアナライザを使えばPLLの過渡応答を捉えることができます図 7( a)は広帯域モードにおける過渡応答の測定結果です図7(b)と図7(d)は周波数ホッピングによる周波数および位相の過渡応答をかなり高い解像度で示したものです 6図 7(c)は出力パワーの応答を表しています

(a) (b)

(c) (d)

図 7 8 0 4 5 M H zから8 0 2 M H zへの 周波数ホッピングには 5 0 0 μ sかかる

周 波 数 ホ ッ ピ ン グ を 使 用 す る ア プ リ ケ ー シ ョ ン では 5 0 0 μ s と い う の は 非 常 に 長 い 時 間 で す そ こでAD9361 AD9364には通常よりも高速な周波数ホッピングを実現するための高速ロックモードが用意されていますこのモードではシンセサイザに関する一連のプログラミング情報(プロファイルと呼ばれます)を自身のレジスタまたはベースバンドプロセッサのメモリ領域に保存することによって高速化が実現されます図8に示したのは高速ロックモードを使用して8 8 2 M H zから8 0 2 M H zへの周波数ホッピングを実行した時のテスト結果です図 8( d)の位相応答を見ると必要な時間が 2 0 μ s以下に抑えられていることがわかりますなお位相を表す曲線は802MHzの位相を基準にしてプロットした結果です周波数情報とキャリブレーション結果がプロファイルに保存されていることからSPI(Ser ia l Per iphera l In te r face)による書き込み時間とVCOのキャリブレーション時間はこのモードでは排除されます図8(b)はAD9361 AD9364の高速周波数ホッピング機能の様子を表しています

(a) (b)

(c) (d)

図 8 高速ロックモードでは2 0 μ s以内で 8 8 2 M H zから

8 0 2 M H zまでの周波数ホッピングを実行できる

Analog Dialogue Volume 51 Number 18

OFDMに対応する物理層

O F D Mは変調方式の1つですこの方式では高いデータレートで変調されたストリームを低速に変調されたサブキャリアに分割しますサブキャリアとしては近接する狭い帯域が使用されますこのような処理を行うことにより周波数フェージングに対する感度を下げることができますこの方式の短所はPAPR(Peak to Average Power Rat io)が高いこととキャリアのオフセットとドリフトに対して感度が高くなることですO F D Mは広帯域ワイヤレス通信の物理層で広く採用されていますOFDMを実現するための主要な技術としては I F F T F F T周波数同期サンプリング時間同期シンボル フレーム同期などが挙げられます IFFTF F TはF P G Aによってできるだけ高速に実行できるようにすべきですまたサブキャリアの間隔を決めることも非常に重要な要素になりますその間隔は通信機能を備える移動体が周波数のドップラーシフトに十分に耐えられるように大きく設定したいところですしかしスペクトル効率を高めるために限られた周波数帯域内でより多くのシンボルを送信できるようにするためにはサブキャリアの間隔は小さく設定しなければなりませんエンコーディング技術とOFDM変調を組み合わせていることを指してCOFDM(coded OFDM)という用語が使われることがありますCOFDMは信号の減衰に対する高い耐性を備えていますまた前方誤り訂正(FEC)を適用することも可能ですそのためCOFDMを利用すれば移動体からビデオ信号を適切に送信できるようになりますエンコーディングを行うには信号の帯域幅を広くとる必要がありますがトレードオフを行う価値があると言えます

集積度の高いアナログデバイセズのR FトランシーバICにThe MathWorks社のモデルベース設計ツール 自動コード生成ツールと X i l i n x社の強力な「 Z y n q -7000 Al l Programmable SoC」を組み合わせれば従来に比べSDRシステムの設計検証テスト実装を効率的に行えるようになりますその結果無線システムの高性能化と開発期間の短縮を両立することが可能になります 7

Wi-Fiは最善の解なのか

Wi-F iを搭載したドローンは携帯電話やノート型パソコンといったモバイル機器に対し無線によって非常に簡単に接続することができますそのためWi-F iはドローンを非常に使いやすくする技術だと言えるでしょうしかしU AVアプリケーションにおけるワイヤレスビデオ伝送についてはF P G AとA D 9 3 6 1を組み合わせたソリューションを利用する場合の方がWi-F iを使用する場合よりも多くのメリットを得ることができますまず物理層についてはAD9361 AD9364を採用すれば迅速な周波数スイッチングと高速周波数ホッピングを利用することで干渉を防止することできます集積度の高いWi-Fiチップのほとんどは混雑した2 4GHz帯でも動作しますしかしそれらの製品はワイヤレス接続を安定させるために周波数帯を切り替える機能は備えていません

F P G AとA D 9 3 6 1を組み合わせたソリューションにはもう1つのメリットがありますそれは設計者が通信プロトコルを柔軟に定義 開発できることですWi-Fiの場合プロトコルは標準規格として定義されていますその中では全てのデータパケットで2ウェイのハン

ドシェイクを実行しなければならないと定められています各データパケットについては各パケットに含まれる512バイトの全てを問題なく受信したことを確認する必要がありますもし1バイトでも失われていたら512バイトの全てを再び送信しなければなりません 8

確かにこのようなプロトコルであればデータの信頼性を高めることができますしかしワイヤレスのデータリンクを再確立するには複雑な処理を行わなければならず相応の時間がかかります例えばT C P I Pは遅延が大きくビデオの伝送や制御をリアルタイムで行うことは困難ですこのことが原因でT C P I Pを利用するUAVは墜落の危険にさらされる可能性がありますそれに対しF P G AとA D 9 3 6 1を組み合わせたS D Rソリューションは1ウェイのデータストリームを採用していますつまり空中に浮かんでいるドローンからビデオ信号をテレビ放送のように送信できるということです実際リアルタイムのビデオ伝送を目標とするのであればパケットを再送する時間は許容できません

またWi-F iでは多くのアプリケーションに対して適切なレベルのセキュリティが提供されるわけではありませんそれに対しF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションでは暗号化用のアルゴリズムとユーザーが定義可能なプロトコルを利用することによりセキュリティ面での脅威をかなり抑えることができます

さらに1ウェイのデータストリーム配信であれば-Wi - F iの 2~ 3倍の通信距離に対応可能です 8 S D Rが提供する柔軟性によってデジタル変復調の調整を行うことで距離の要件を満たすことができますまた複雑な放射環境に応じてSN比を変更するように調整を行うことも可能です

まとめ

本稿ではF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションによって高精細のワイヤレスビデオ伝送を実現する場合に重要な意味を持つパラメータについて説明しましたこのソリューションを利用すれば俊敏な周波数スイッチングと高速周波数ホッピングによって安定性と信頼性の高いワイヤレスリンクを確立できますまた複雑化が進む伝送路における放射の影響を抑え墜落の可能性を低減することが可能になります加えてこのソリューションでは通信リンクの確立時間を短縮し遅延を抑えた接続を実現するために1ウェイの通信プロトコルを使用することができますこれにより柔軟性が高まります農業や電力線の検査サーベイランス(調査監視)といった産業用 民生用アプリケーションで成功を収めるには安定性と信頼性が高くセキュアな通信を実現することが不可欠です

参考文献

1 アナログデバイセズが提供するソフトウェア無線ソリューションAnalog Devices2 AD9361 データシートAnalog Devices3 AD9364 データシートAnalog Devices4 Ken Genti leアプリケーションノート AN-922「Dig-i ta l Pulse-Shaping Fi l te r Bas ics(デジタルパルス整形フィルタの基本)」Analog Devices

Analog Dialogue Volume 51 Number 1 9

著者

Wei Zhou(WeiZhouanalogcom)はアナログデバイセズのアプリケーションエンジニアです主にワイヤレスビデオ伝送やワイヤレス通信向けのRFトランシーバ製品とアプリケーションの設計 開発をサポートしています中国 北京にあるアナログデバイセズの中央アプリケーションセンターで5年間にわたってDDSPLL高速DACADCクロックなどの製品を担当してきました2006年に中国 武漢にある武漢大学で学士号を取得し2009年に中国 北京にある中国科学院で修士号を取得しています2009年から2011年までは航空宇宙技術に関連する企業でR F マイクロ波に対応する回路やシステムの設計技術者として勤務していました

Wei Zhou

5 Scot t R Bul lock「Transce iver and Sys tem Des ign for Dig i ta l Communica t ions 4 th ed i t ion(デジタル通信用のトランシーバとシステムの設計 第4版)」SciTech Pub-l i sh ing Edison NJ2014年6 E 5 0 5 2 B「S i g n a l S o u r c e A n a l y z e r A d v a n c e d P h a s e Noise and Trans ien t Measurement Techniques(シグナルソースアナライザ「E5052B」位相ノイズと過渡的事象の高度な計測技術)」Agi len t2007年

7 D i P u A n d r e i C o z m a To m H i l l「製造までの4つのステップモデルベース設計で実現するソフトウェア無線Part 1ADIXil inx社のSDR向けラピッドプロトタイピング用プラットフォーム――その機能メリット開発ツールについて学ぶ」Analog Dia logue 49-098 John Locke「Compar ing the DJI Phantom 4rsquos Light -br idge vs Yuneec Typhoon Hrsquos Wi-Fi (DJI Phantom 4のLigh tb r idgeとYuneec Typhoon HのWi-F iの比較)」Drone Compares

Analog Dialogue Volume 51 Number 110

Wei Zhou

SiPを採用したデータアクイジション用IC

高精度のシグナルチェーンの実装密度を向上著者Ryan Curran

Share on

力 広帯域幅 高入力インピーダンスのドライバ(ADCドライバ)低消費電力で安定性の高いリファレンス用のバッファ(リファレンスバッファ)高効率な電源管理ブロックを内蔵していますこれらシグナルチェーン用のコンポーネントがS i P技術によりデータアクイジション用のサブシステムとして統合されています

A D A Q 7 9 8 xはパッケージが 5 m m times 4 m mという小型のLGAですこの新たなスタイルのデバイスはデータアクイジションシステムの設計プロセスの簡素化に貢献しますADAQ798xで採用しているようなレベルでシステムの統合を図れば設計上の多くの問題が解決されますそれに加えA D A Q 7 9 8 xは構成が可能なA D Cドライバを内蔵しているため高い柔軟性も得られます例えばニーズに応じてゲインやコモンモードの調整が行えるといった具合です4種の電源電圧を使用することにより最高のシステム性能が得られますがデバイスの性能への影響を最小限に抑えつつ単電源で動作させることも可能ですADAQ798xは広範な分野のアプリケーションに対応できるだけの柔軟性を備えていますその一方で高いレベルでの統合も実現されています

ADAQ798xを開発するに当たりアナログデバイセズは設計上の問題の解決方法を見極めるためによくある設計ミスについて分析を行いましたその結果シグナルチェーンのレベルで生じる設計ミスは主にSAR ADCのリファレンス入力とアナログ入力という2つの部分に集中していることがわかりましたこれらの設計ミスの多くはAD変換性能に重大な影響を及ぼす周辺回路に関連するものでしたリファレンスの部分でよくあるミスとしてはリファレンス用のバイパスコンデンサの配置 レイアウトやサイズが不適切リファレンスソースの駆動能力が不十分リファレンスソースによって生じるノイズのスペクトル密度が過大といったことが挙げられますリファレンス部における不適切な設計はAD変換で誤差が生じる原因になる可能性がありますまたADCのアナログ入力部で見られる設計上の一般的な問題としてはA D Cドライバの選択を誤るA D Cとドライバの間に配置するフィルタの帯域幅を不適切な値に設定してしまうフィルタで使用するコンデンサの誘電物質の選択を誤るといったことが挙げられますこのようなシステムレベルの設計上の問題が組み合わさるとADCの変換性能が深刻なレベルまで低下してしまう可能性がありますADAQ798xの開発中にはこれらの問題への対処を目的としてさまざまな選択を行いました

先述したようにSAR ADCをベースとする変換システムにおいてデータシートに記載された性能を達成するには設計を行う際にいくつかの事柄について考慮しなければなりませんSAR ADCのリファレンスソースとアナログ入力ソースの特性は変換用のシグナルチェーンの設計を適切に行ううえで非常に重要です

具体的な用途が何であるかにかかわらず高精度のデータアクイジションシステムに対しては共通のニーズがありますそれは性能を維持したままシグナルチェーンの実装密度を高めることです多くのアプリケーションではADC-per-channe lのアプローチへの移行が進んでいますまたフォームファクタを変更することなく搭載するチャンネル数を増やそうという動きも加速していますそのためデータアクイジション用シグナルチェーンの設計者の多くはチャンネル密度に対して大きな関心を寄せていますさらに高精度のICの使い勝手を改善しデータシートに記載された性能をより容易に実現できるようにしてほしいという要望も高まっていますこれらの課題を解決するためにシグナルチェーン向けの I C製品としてS i P(S y s t e m i n Package)技術を適用したサブシステムが開発されるケースが増えています

サブシステムに関する上記の戦略に即しアナログデバイセズ(A D I)が開発した初のデータアクイジション用デバイスファミリーが「 A D A Q 7 9 8 x」ですA D A Q 7 9 8 xは分解能が 1 6ビットのA Dコンバータ(ADC)をベースとしたサブシステム製品です信号処理 コンディショニングに使用する4つの一般的な回路ブロックをS i P品として統合しておりさまざまなアプリケーションに対応することができますこの製品は最も重要な受動部品も内蔵していることからSAR(逐次比較型) A D Cを利用した従来のシグナルチェーンにおける設計上の問題の多くが排除されますそれらの受動部品はADAQ798xの仕様としてうたわれている性能を満たすためには不可欠な要素です

SAR A DCが使われている産業計測通信医療などの分野を見てみるとデータアクイジション用のシグナルチェーンを構成する一部の要素は用途にかかわらず共通していることがわかります逆にいくつかの部分はそれぞれの用途に特化したものとなっていますまた各シグナルチェーンにはさまざまな入力ソースやセンサーのアレイが使われることもわかりますそのため入力信号をADCに送出する前にさまざまなシグナルコンディショニングが適用されます多様な入力ソースが存在することから最大のダイナミックレンジを得るためにはシステムのフルスケールをそれぞれ異なる値に設定しなければなりませんまたリファレンスとしても異なる値が必要になる可能性もありますマルチチャンネルのアプリケーションではフロントエンドにマルチプレクサが配置されます電力の供給方法はアプリケーションに求められる主要な性能に応じて異なりますしかし多くのアプリケーションには共通して使用される部品があります「ADAQ7980」と「ADAQ7988」は「全ての能動部品はアナログデバイセズが提供する」というソリューションの一要素です高精度 低消費電力の16ビットSAR ADCADCの駆動に用いる低消費電

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 4: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 14

UAVに適したSDRベースのビデオ伝送

高精細度と低遅延を実現著者Wei Zhou

Share on

どれくらいのデータ量を伝送するのか

表1は非圧縮データレートと圧縮データレートでどれだけデータ量に差があるのかを示したものですH265またはMPEG-H Par t 2としても知られるHEVC(高効率ビデオコーディング)を使用すればデータレートを下げて帯域幅を抑えることができます現在ビデオコンテンツの録画 圧縮 配信に最もよく利用されている方式の1つにH264がありますHEVCはビデオ圧縮のあり方を大きく前進させるものであり広く使用されているAVC(H264またはMPEG-4 Par t 10)の後継となり得る有望な技術です

[圧縮データレート] = [非圧縮データレート][圧縮率]

表1にはさまざまなビデオ伝送方式について圧縮した場合非圧縮の場合のデータレートがまとめられていますここではビデオのビット深度が24ビットフレームレートが60fps(フレーム 秒)であると仮定しています1080pを例にとると圧縮後のデータレートは1 4 9 3 M b p s(メガビット 秒)ですしたがってベースバンドプロセッサとワイヤレスの物理層で容易に処理することができます

表1 圧縮データレート

方式水平

方向

垂直 方向

ピクセル

(画素数)

非圧縮デー

タレート

〔Mbps〕

圧縮データレ

ート〔Mbps〕

圧縮率は200

VGA 640 480 307200 442 22

720p 1280 720 921600 1328 664

1080p 1920 1080 2073600 2986 1493

2k 2048 1152 2359296 3400 170

4k 4096 2160 8847360 12740 637

信号の帯域幅

AD9361 AD9364ではサンプルレートデジタルフィルタデシメーションの仕様を変更することにより200kHz以下から56MHzまでのチャンネル帯域幅をサポートしますAD9361 AD9364は複素データを送信するための IチャンネルとQチャンネルを備えるゼロ IFトランシーバです複素データには実部と虚部がありそれぞれが IとQに対応しますこれら2つのチャンネルが同じ周波数帯域で扱われるのでスペクトル効率は通常の2倍になります

概要

アナログデバイセズ(A D I)は集積度の高いR Fアジャイルトランシーバ I Cを提供していますこの種の製品はMDAS(Mult i - serv ice Dis t r ibu ted Access S y s t e m)やスモールセルなど携帯電話基地局で使われるS D R(ソフトウェア無線) 1のアーキテクチャでよく使用されていますがそれ以外にも注目すべき用途があります現在産業 民生 軍事分野では無人航空機(U AV)が利用されるケースが増えてきましたこのU AVにおけるワイヤレスH D(高精細)ビデオ伝送にもR Fアジャイルトランシーバ I Cが活用されているのです本稿のテーマは集積度の高いトランシーバIC「AD9361」「AD9364」 23を使用した広帯域ワイヤレスビデオ伝送ですこのアプリケーションに関してシグナルチェーンの構成やり取りされるデータ量R F占有信号帯域幅通信距離トランスミッタの送信パワーなどの話題を取り上げますまたOFDM (直交周波数分割多重方式)の物理層の実現方法について述べるほかR F信号の干渉を回避するための周波数ホッピングに関するテスト結果も示します最後に広帯域ワイヤレスアプリケーションにおけるWi -F iトランシーバとR Fアジャイルトランシーバの長所と短所について考察します

シグナルチェーン

図 1はA D 9 3 6 1 A D 9 3 6 4とベースバンド I Cを使って構成したワイヤレスビデオ伝送システムの概略図ですカメラによって映像を取得しそのデータをイーサネットやHDMIUSBなどのインターフェースを介してベースバンド I Cのプロセッサに送ります映像のコーディング デコーディングは F P G Aなどのハードウェアで行うことができますR F対応のフロント部にはスイッチャL N A(低ノイズアンプ)PA(パワーアンプ)そして集積度が高くプログラムが可能なトランシーバ ICが含まれています

イーサネットHDMI

USB

CMOSLVDS

FPGAASIC

カメラ AD9361AD9364

Rx

Tx PA

LNA

図1 ワイヤレスビデオ伝送システムの構成図

Analog Dialogue Volume 51 Number 1 5

圧縮ビデオデータを I Qの各チャンネルにマッピングするとシンボルとして知られるコンスタレーションポイントが構成されます図2に示したのは1 6 Q A -M(Quadra ture Ampl i tude Modula t ion)の例です各シンボルは4ビットで表されます

0101 0001 1001 1101

0100 0000 1000 1100

0110 0010 1010 1110

0111 0011 1011 1111

Q

Amax ndashAmax

Am

ax

ndashAm

ax

図 2 16 Q A Mのコンスタレーション4

シンボルの値0100 0000 1101 0111 0101 1001 0010 1010

Amax

Amax3

0

ndashAmax3

ndashAmax

Amax

Amax3

0

ndashAmax3

ndashAmax

I

Q

図 3 コンスタレーションに対応する I Qのデジタル波形

振幅

周波数(シンボルレートで正規化)

二乗余弦スペクトル

α = 0

α = 1

α = 12

パルスのスペクトル

TO

15

10

05

00 05 10 15 20

fOfO2

図 4 パルス整形フィルタの応答

シングルキャリア(単一搬送波)のシステムの場合限られた帯域内に収まるよう送信信号の整形を行うためにD Aコンバータ(D A C)の前段で I Qのデジタル波形をパルス整形フィルタに通す必要がありますパルスの整形にはF I Rフィルタが使用されその応答は図 4に示したようなものになります情報の忠実度( f i d e l -i t y)を維持するためにシンボルレートに対応する信号帯域幅の最小値が決められますシンボルレートは以下の式に示すようにビデオの圧縮を行う場合のデータレートに比例しますOFDMに対応するシステムでは複素データが IFFT(逆高速フーリエ変換)によってサブキャリアに変調されそのサブキャリアによって制限帯域内の信号が送信されます

[シンボルレート] =[ビットレート]

[各シンボルで送信されるビット数]

各シンボルで送信されるビット数は変調の次数に応じて異なります

占有信号帯域幅は次式で与えられます

[RF占有信号帯域幅] = [シンボルレート]times(1+α)

ここでαはフィルタ帯域幅のパラメータです

AmaxndashAmax AmaxndashAmax

Am

axndashA

max

Am

axndashA

max

QPSKシンボル当たり2ビット

16 QAMシンボル当たり4ビット

64 QAMシンボル当たり6ビット

ndashAmax Amax

ndashAm

axA

max

図 5 変調次数

Analog Dialogue Volume 51 Number 16

上に示した式から次式を導くことができます

[RF占有信号帯域幅]= [圧縮データレート]

[各シンボルで伝送されるビット数]

times (1 + α)

この式から表2にまとめたようにRF占有信号帯域幅を求めることができます

表 2 異なる変調次数に対するRF占有信号帯域幅

(α=025)

方式

圧縮デー

タレート

〔Mbps〕

QPSKの 信号帯域幅

〔MHz〕

16QAMの

信号帯域幅

〔MHz〕

64QAMの

信号帯域幅

〔MHz〕

VGA 22 1375 06875 04583

720p 66 41250 20625 13750

1080p 149 93125 46563 31042

2k 170 106250 53125 35417

4k 637 398125 199063 132708

AD9361AD9364の最大信号帯域幅は56MHzです両製品は表2に示す全てのビデオ伝送方式だけでなくより高いフレームレートにも対応します変調の次数を上げると占有帯域幅は狭くなりシンボルにおけるビット当たりの情報量は増加しますただし正しく復調を行うためには高いSN比が必要になります

通信距離とトランスミッタのパワー

U AVなどのアプリケーションでは最大通信距離が非常に重要なパラメータになりますそれほど長い通信距離は求められないケースもありますがそうした場合でも通信が遮断されないことが非常に重要になります信号は(自由空間での減衰とは別に)酸素や水などの障害物によって減衰する可能性があります

図6に示したのはワイヤレス通信チャンネルにおける損失のモデルです

通常レシーバの感度はトランスミッタからの情報を復調またはリカバーするために必要な最小入力信号S min

として定義されますレシーバの感度が得られたら以下に示すようにいくつかの仮定に基いて最大通信距離を算出することができます

Smin = 10log(kT0B) + NF + min = ndash174 dBm + 10logB + NF + minSN( ) S

N( )ここで各変数の意味は以下のとおりです

(SN)min信号を処理するために必要な最小のSN比

NFレシーバのノイズ指数

kボルツマン定数(138 times 10 ndash23 jou le k)

T 0レシーバの入力部の絶対温度(ケルビン温度)

Bレシーバの帯域幅(単位はHz)

(S N) m i nは変復調の次数によって異なりますS N比が同じである場合変調次数の低い方がシンボルエラーは少なくなりますシンボルエラーが同等である場合変調次数が高い方が復調するためにより高いSN比を必要としますトランスミッタがレシーバからかなり離れている場合には信号が弱くなりますしたがってそのS N比では高次の復調に対応できないということが起こりますトランスミッタを稼働させたままあるビデオ方式で同じデータレートを維持するためにはベースバンド部において帯域幅の拡張と引き換えに変調の次数を下げるべきですそうすることで受信した画像が不鮮明にならないようにします幸いデジタル変復調の機能を備えるSDRでは変調方式を変更することが可能です先述した分析内容はトランスミッタのRFパワーが一定であるという仮定に基づいていますアンテナのゲインを変えずにRF送信パワーを大きくするとレシーバの感度を高めなくてもより遠くで信号を受信できますただし最大送信パワーについてはF CCCEの放射に関する規格に準拠しなければなりません

また通信距離はキャリア周波数に依存します波が空間を伝搬する際には分散による損失が生じます自由空間における損失は次式によって求められます

Afs = 20log = 20log4Rλ( ) 4Rf

C( )ここでRは距離 λは波長 fは周波数Cは光速ですこの式から自由空間において通信距離が一定だとすると周波数が高いほど損失が大きくなることがわかります例えば通信距離が同じであるとするとキャリア周波数が5 8GHzの場合の減衰は同2 4GHzの場合と比べて766dB以上大きくなります

[全体のチャンネル損失] = Afs + Lprop + Lmulti

Afs Aprop L multi

トランスミッタ

トランスミッタのアンテナ

レシーバのアンテナ

自由空間での減衰 水蒸気 雨による

損失

大気中での損失 反射信号

酸素による吸収

マルチパスによる損失

レシーバ

図 6 ワイヤレス通信チャンネルにおける損失のモデル 5

Analog Dialogue Volume 51 Number 1 7

RF周波数とスイッチング

A D 9 3 6 1 A D 9 3 6 4は7 0 M H z~6 G H zの周波数範囲に対応しています具体的にどの周波数を使用するかはプログラムによって選択可能ですこのような周波数範囲に対応していることから 1 4 G H z 2 4 G H z 5 8 G H zな ど 免 許 が 必 要 不 要 な 周 波 数 を 含 む ほ と ん ど のNLOS(Non Line-of -Sight見通し外)周波数アプリケーションで利用できます

2 4GHzの周波数帯はWi-F iBlue too th IoT( In t e r-ne t of Things)向けの短距離通信に広く使用されており非常に混雑していますこの周波数帯をワイヤレスビデオ伝送と制御信号の通信に使用すると信号が干渉したり不安定になったりする可能性が高まります言うまでもなくこれはUAVにとって望ましいことではなく危険な状態に陥る可能性がありますそこで使用されるのが周波数スイッチングという手法ですこれは干渉などが生じないクリーンな周波数を使える状態を維持することでデータや制御信号の通信を信頼性の高い状態に保つというものですトランスミッタは周波数帯が混雑していることを感知したら他の周波数帯を使用するように自動的に切り替えを行います例えば近接する周波数を使用して運用されている2機のUAVは互いの通信に対して干渉を及ぼしますその場合自動的にL O(局部発振)周波数を切り替えて周波数帯を選択し直すことにより安定したワイヤレスリンクを維持することができます稼働中にキャリア周波数やチャンネルを柔軟に選択できる機能はハイエンドのUAVにふさわしいものだと言えます

周波数ホッピング

電子対抗手段(ECMElec t ronic Countermeasures)では高速周波数ホッピングが広く使用されていますこれも干渉を回避する手段として有用です通常周波数ホッピングを行う場合には一連の処理を実施した後にフェーズロックループ(PLL)を再ロックする必要がありますその際には周波数に関するレジスタへの書き込み時間VCO(電圧制御発振器)のキャリブレーション時間PLLロック時間が必要になりますそのため周波数ホッピングには数百μs程度の時間がかかります図7はトランスミッタのLO周波数を81669MHzから80203MHzにホッピングする例を示したものです通常AD9361は周波数を変更可能なモードで使用されますトランスミッタのR F出力周波数は1 0 M H zの周波数を基準として 8 1 4 6 9 M H zから 8 0 0 0 3 M H zにジャンプします周波数ホッピングにかかる時間は図7に示すようにシグナルソースアナライザ(Keysight Tech-n o l o g i e s社の「E 5 0 5 2 B」)を使うことでテストできます図 7( b)の結果からV C OのキャリブレーションとP L Lのロックにかかる時間は約5 0 0 μ sですこのようにシグナルソースアナライザを使えばPLLの過渡応答を捉えることができます図 7( a)は広帯域モードにおける過渡応答の測定結果です図7(b)と図7(d)は周波数ホッピングによる周波数および位相の過渡応答をかなり高い解像度で示したものです 6図 7(c)は出力パワーの応答を表しています

(a) (b)

(c) (d)

図 7 8 0 4 5 M H zから8 0 2 M H zへの 周波数ホッピングには 5 0 0 μ sかかる

周 波 数 ホ ッ ピ ン グ を 使 用 す る ア プ リ ケ ー シ ョ ン では 5 0 0 μ s と い う の は 非 常 に 長 い 時 間 で す そ こでAD9361 AD9364には通常よりも高速な周波数ホッピングを実現するための高速ロックモードが用意されていますこのモードではシンセサイザに関する一連のプログラミング情報(プロファイルと呼ばれます)を自身のレジスタまたはベースバンドプロセッサのメモリ領域に保存することによって高速化が実現されます図8に示したのは高速ロックモードを使用して8 8 2 M H zから8 0 2 M H zへの周波数ホッピングを実行した時のテスト結果です図 8( d)の位相応答を見ると必要な時間が 2 0 μ s以下に抑えられていることがわかりますなお位相を表す曲線は802MHzの位相を基準にしてプロットした結果です周波数情報とキャリブレーション結果がプロファイルに保存されていることからSPI(Ser ia l Per iphera l In te r face)による書き込み時間とVCOのキャリブレーション時間はこのモードでは排除されます図8(b)はAD9361 AD9364の高速周波数ホッピング機能の様子を表しています

(a) (b)

(c) (d)

図 8 高速ロックモードでは2 0 μ s以内で 8 8 2 M H zから

8 0 2 M H zまでの周波数ホッピングを実行できる

Analog Dialogue Volume 51 Number 18

OFDMに対応する物理層

O F D Mは変調方式の1つですこの方式では高いデータレートで変調されたストリームを低速に変調されたサブキャリアに分割しますサブキャリアとしては近接する狭い帯域が使用されますこのような処理を行うことにより周波数フェージングに対する感度を下げることができますこの方式の短所はPAPR(Peak to Average Power Rat io)が高いこととキャリアのオフセットとドリフトに対して感度が高くなることですO F D Mは広帯域ワイヤレス通信の物理層で広く採用されていますOFDMを実現するための主要な技術としては I F F T F F T周波数同期サンプリング時間同期シンボル フレーム同期などが挙げられます IFFTF F TはF P G Aによってできるだけ高速に実行できるようにすべきですまたサブキャリアの間隔を決めることも非常に重要な要素になりますその間隔は通信機能を備える移動体が周波数のドップラーシフトに十分に耐えられるように大きく設定したいところですしかしスペクトル効率を高めるために限られた周波数帯域内でより多くのシンボルを送信できるようにするためにはサブキャリアの間隔は小さく設定しなければなりませんエンコーディング技術とOFDM変調を組み合わせていることを指してCOFDM(coded OFDM)という用語が使われることがありますCOFDMは信号の減衰に対する高い耐性を備えていますまた前方誤り訂正(FEC)を適用することも可能ですそのためCOFDMを利用すれば移動体からビデオ信号を適切に送信できるようになりますエンコーディングを行うには信号の帯域幅を広くとる必要がありますがトレードオフを行う価値があると言えます

集積度の高いアナログデバイセズのR FトランシーバICにThe MathWorks社のモデルベース設計ツール 自動コード生成ツールと X i l i n x社の強力な「 Z y n q -7000 Al l Programmable SoC」を組み合わせれば従来に比べSDRシステムの設計検証テスト実装を効率的に行えるようになりますその結果無線システムの高性能化と開発期間の短縮を両立することが可能になります 7

Wi-Fiは最善の解なのか

Wi-F iを搭載したドローンは携帯電話やノート型パソコンといったモバイル機器に対し無線によって非常に簡単に接続することができますそのためWi-F iはドローンを非常に使いやすくする技術だと言えるでしょうしかしU AVアプリケーションにおけるワイヤレスビデオ伝送についてはF P G AとA D 9 3 6 1を組み合わせたソリューションを利用する場合の方がWi-F iを使用する場合よりも多くのメリットを得ることができますまず物理層についてはAD9361 AD9364を採用すれば迅速な周波数スイッチングと高速周波数ホッピングを利用することで干渉を防止することできます集積度の高いWi-Fiチップのほとんどは混雑した2 4GHz帯でも動作しますしかしそれらの製品はワイヤレス接続を安定させるために周波数帯を切り替える機能は備えていません

F P G AとA D 9 3 6 1を組み合わせたソリューションにはもう1つのメリットがありますそれは設計者が通信プロトコルを柔軟に定義 開発できることですWi-Fiの場合プロトコルは標準規格として定義されていますその中では全てのデータパケットで2ウェイのハン

ドシェイクを実行しなければならないと定められています各データパケットについては各パケットに含まれる512バイトの全てを問題なく受信したことを確認する必要がありますもし1バイトでも失われていたら512バイトの全てを再び送信しなければなりません 8

確かにこのようなプロトコルであればデータの信頼性を高めることができますしかしワイヤレスのデータリンクを再確立するには複雑な処理を行わなければならず相応の時間がかかります例えばT C P I Pは遅延が大きくビデオの伝送や制御をリアルタイムで行うことは困難ですこのことが原因でT C P I Pを利用するUAVは墜落の危険にさらされる可能性がありますそれに対しF P G AとA D 9 3 6 1を組み合わせたS D Rソリューションは1ウェイのデータストリームを採用していますつまり空中に浮かんでいるドローンからビデオ信号をテレビ放送のように送信できるということです実際リアルタイムのビデオ伝送を目標とするのであればパケットを再送する時間は許容できません

またWi-F iでは多くのアプリケーションに対して適切なレベルのセキュリティが提供されるわけではありませんそれに対しF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションでは暗号化用のアルゴリズムとユーザーが定義可能なプロトコルを利用することによりセキュリティ面での脅威をかなり抑えることができます

さらに1ウェイのデータストリーム配信であれば-Wi - F iの 2~ 3倍の通信距離に対応可能です 8 S D Rが提供する柔軟性によってデジタル変復調の調整を行うことで距離の要件を満たすことができますまた複雑な放射環境に応じてSN比を変更するように調整を行うことも可能です

まとめ

本稿ではF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションによって高精細のワイヤレスビデオ伝送を実現する場合に重要な意味を持つパラメータについて説明しましたこのソリューションを利用すれば俊敏な周波数スイッチングと高速周波数ホッピングによって安定性と信頼性の高いワイヤレスリンクを確立できますまた複雑化が進む伝送路における放射の影響を抑え墜落の可能性を低減することが可能になります加えてこのソリューションでは通信リンクの確立時間を短縮し遅延を抑えた接続を実現するために1ウェイの通信プロトコルを使用することができますこれにより柔軟性が高まります農業や電力線の検査サーベイランス(調査監視)といった産業用 民生用アプリケーションで成功を収めるには安定性と信頼性が高くセキュアな通信を実現することが不可欠です

参考文献

1 アナログデバイセズが提供するソフトウェア無線ソリューションAnalog Devices2 AD9361 データシートAnalog Devices3 AD9364 データシートAnalog Devices4 Ken Genti leアプリケーションノート AN-922「Dig-i ta l Pulse-Shaping Fi l te r Bas ics(デジタルパルス整形フィルタの基本)」Analog Devices

Analog Dialogue Volume 51 Number 1 9

著者

Wei Zhou(WeiZhouanalogcom)はアナログデバイセズのアプリケーションエンジニアです主にワイヤレスビデオ伝送やワイヤレス通信向けのRFトランシーバ製品とアプリケーションの設計 開発をサポートしています中国 北京にあるアナログデバイセズの中央アプリケーションセンターで5年間にわたってDDSPLL高速DACADCクロックなどの製品を担当してきました2006年に中国 武漢にある武漢大学で学士号を取得し2009年に中国 北京にある中国科学院で修士号を取得しています2009年から2011年までは航空宇宙技術に関連する企業でR F マイクロ波に対応する回路やシステムの設計技術者として勤務していました

Wei Zhou

5 Scot t R Bul lock「Transce iver and Sys tem Des ign for Dig i ta l Communica t ions 4 th ed i t ion(デジタル通信用のトランシーバとシステムの設計 第4版)」SciTech Pub-l i sh ing Edison NJ2014年6 E 5 0 5 2 B「S i g n a l S o u r c e A n a l y z e r A d v a n c e d P h a s e Noise and Trans ien t Measurement Techniques(シグナルソースアナライザ「E5052B」位相ノイズと過渡的事象の高度な計測技術)」Agi len t2007年

7 D i P u A n d r e i C o z m a To m H i l l「製造までの4つのステップモデルベース設計で実現するソフトウェア無線Part 1ADIXil inx社のSDR向けラピッドプロトタイピング用プラットフォーム――その機能メリット開発ツールについて学ぶ」Analog Dia logue 49-098 John Locke「Compar ing the DJI Phantom 4rsquos Light -br idge vs Yuneec Typhoon Hrsquos Wi-Fi (DJI Phantom 4のLigh tb r idgeとYuneec Typhoon HのWi-F iの比較)」Drone Compares

Analog Dialogue Volume 51 Number 110

Wei Zhou

SiPを採用したデータアクイジション用IC

高精度のシグナルチェーンの実装密度を向上著者Ryan Curran

Share on

力 広帯域幅 高入力インピーダンスのドライバ(ADCドライバ)低消費電力で安定性の高いリファレンス用のバッファ(リファレンスバッファ)高効率な電源管理ブロックを内蔵していますこれらシグナルチェーン用のコンポーネントがS i P技術によりデータアクイジション用のサブシステムとして統合されています

A D A Q 7 9 8 xはパッケージが 5 m m times 4 m mという小型のLGAですこの新たなスタイルのデバイスはデータアクイジションシステムの設計プロセスの簡素化に貢献しますADAQ798xで採用しているようなレベルでシステムの統合を図れば設計上の多くの問題が解決されますそれに加えA D A Q 7 9 8 xは構成が可能なA D Cドライバを内蔵しているため高い柔軟性も得られます例えばニーズに応じてゲインやコモンモードの調整が行えるといった具合です4種の電源電圧を使用することにより最高のシステム性能が得られますがデバイスの性能への影響を最小限に抑えつつ単電源で動作させることも可能ですADAQ798xは広範な分野のアプリケーションに対応できるだけの柔軟性を備えていますその一方で高いレベルでの統合も実現されています

ADAQ798xを開発するに当たりアナログデバイセズは設計上の問題の解決方法を見極めるためによくある設計ミスについて分析を行いましたその結果シグナルチェーンのレベルで生じる設計ミスは主にSAR ADCのリファレンス入力とアナログ入力という2つの部分に集中していることがわかりましたこれらの設計ミスの多くはAD変換性能に重大な影響を及ぼす周辺回路に関連するものでしたリファレンスの部分でよくあるミスとしてはリファレンス用のバイパスコンデンサの配置 レイアウトやサイズが不適切リファレンスソースの駆動能力が不十分リファレンスソースによって生じるノイズのスペクトル密度が過大といったことが挙げられますリファレンス部における不適切な設計はAD変換で誤差が生じる原因になる可能性がありますまたADCのアナログ入力部で見られる設計上の一般的な問題としてはA D Cドライバの選択を誤るA D Cとドライバの間に配置するフィルタの帯域幅を不適切な値に設定してしまうフィルタで使用するコンデンサの誘電物質の選択を誤るといったことが挙げられますこのようなシステムレベルの設計上の問題が組み合わさるとADCの変換性能が深刻なレベルまで低下してしまう可能性がありますADAQ798xの開発中にはこれらの問題への対処を目的としてさまざまな選択を行いました

先述したようにSAR ADCをベースとする変換システムにおいてデータシートに記載された性能を達成するには設計を行う際にいくつかの事柄について考慮しなければなりませんSAR ADCのリファレンスソースとアナログ入力ソースの特性は変換用のシグナルチェーンの設計を適切に行ううえで非常に重要です

具体的な用途が何であるかにかかわらず高精度のデータアクイジションシステムに対しては共通のニーズがありますそれは性能を維持したままシグナルチェーンの実装密度を高めることです多くのアプリケーションではADC-per-channe lのアプローチへの移行が進んでいますまたフォームファクタを変更することなく搭載するチャンネル数を増やそうという動きも加速していますそのためデータアクイジション用シグナルチェーンの設計者の多くはチャンネル密度に対して大きな関心を寄せていますさらに高精度のICの使い勝手を改善しデータシートに記載された性能をより容易に実現できるようにしてほしいという要望も高まっていますこれらの課題を解決するためにシグナルチェーン向けの I C製品としてS i P(S y s t e m i n Package)技術を適用したサブシステムが開発されるケースが増えています

サブシステムに関する上記の戦略に即しアナログデバイセズ(A D I)が開発した初のデータアクイジション用デバイスファミリーが「 A D A Q 7 9 8 x」ですA D A Q 7 9 8 xは分解能が 1 6ビットのA Dコンバータ(ADC)をベースとしたサブシステム製品です信号処理 コンディショニングに使用する4つの一般的な回路ブロックをS i P品として統合しておりさまざまなアプリケーションに対応することができますこの製品は最も重要な受動部品も内蔵していることからSAR(逐次比較型) A D Cを利用した従来のシグナルチェーンにおける設計上の問題の多くが排除されますそれらの受動部品はADAQ798xの仕様としてうたわれている性能を満たすためには不可欠な要素です

SAR A DCが使われている産業計測通信医療などの分野を見てみるとデータアクイジション用のシグナルチェーンを構成する一部の要素は用途にかかわらず共通していることがわかります逆にいくつかの部分はそれぞれの用途に特化したものとなっていますまた各シグナルチェーンにはさまざまな入力ソースやセンサーのアレイが使われることもわかりますそのため入力信号をADCに送出する前にさまざまなシグナルコンディショニングが適用されます多様な入力ソースが存在することから最大のダイナミックレンジを得るためにはシステムのフルスケールをそれぞれ異なる値に設定しなければなりませんまたリファレンスとしても異なる値が必要になる可能性もありますマルチチャンネルのアプリケーションではフロントエンドにマルチプレクサが配置されます電力の供給方法はアプリケーションに求められる主要な性能に応じて異なりますしかし多くのアプリケーションには共通して使用される部品があります「ADAQ7980」と「ADAQ7988」は「全ての能動部品はアナログデバイセズが提供する」というソリューションの一要素です高精度 低消費電力の16ビットSAR ADCADCの駆動に用いる低消費電

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 5: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 1 5

圧縮ビデオデータを I Qの各チャンネルにマッピングするとシンボルとして知られるコンスタレーションポイントが構成されます図2に示したのは1 6 Q A -M(Quadra ture Ampl i tude Modula t ion)の例です各シンボルは4ビットで表されます

0101 0001 1001 1101

0100 0000 1000 1100

0110 0010 1010 1110

0111 0011 1011 1111

Q

Amax ndashAmax

Am

ax

ndashAm

ax

図 2 16 Q A Mのコンスタレーション4

シンボルの値0100 0000 1101 0111 0101 1001 0010 1010

Amax

Amax3

0

ndashAmax3

ndashAmax

Amax

Amax3

0

ndashAmax3

ndashAmax

I

Q

図 3 コンスタレーションに対応する I Qのデジタル波形

振幅

周波数(シンボルレートで正規化)

二乗余弦スペクトル

α = 0

α = 1

α = 12

パルスのスペクトル

TO

15

10

05

00 05 10 15 20

fOfO2

図 4 パルス整形フィルタの応答

シングルキャリア(単一搬送波)のシステムの場合限られた帯域内に収まるよう送信信号の整形を行うためにD Aコンバータ(D A C)の前段で I Qのデジタル波形をパルス整形フィルタに通す必要がありますパルスの整形にはF I Rフィルタが使用されその応答は図 4に示したようなものになります情報の忠実度( f i d e l -i t y)を維持するためにシンボルレートに対応する信号帯域幅の最小値が決められますシンボルレートは以下の式に示すようにビデオの圧縮を行う場合のデータレートに比例しますOFDMに対応するシステムでは複素データが IFFT(逆高速フーリエ変換)によってサブキャリアに変調されそのサブキャリアによって制限帯域内の信号が送信されます

[シンボルレート] =[ビットレート]

[各シンボルで送信されるビット数]

各シンボルで送信されるビット数は変調の次数に応じて異なります

占有信号帯域幅は次式で与えられます

[RF占有信号帯域幅] = [シンボルレート]times(1+α)

ここでαはフィルタ帯域幅のパラメータです

AmaxndashAmax AmaxndashAmax

Am

axndashA

max

Am

axndashA

max

QPSKシンボル当たり2ビット

16 QAMシンボル当たり4ビット

64 QAMシンボル当たり6ビット

ndashAmax Amax

ndashAm

axA

max

図 5 変調次数

Analog Dialogue Volume 51 Number 16

上に示した式から次式を導くことができます

[RF占有信号帯域幅]= [圧縮データレート]

[各シンボルで伝送されるビット数]

times (1 + α)

この式から表2にまとめたようにRF占有信号帯域幅を求めることができます

表 2 異なる変調次数に対するRF占有信号帯域幅

(α=025)

方式

圧縮デー

タレート

〔Mbps〕

QPSKの 信号帯域幅

〔MHz〕

16QAMの

信号帯域幅

〔MHz〕

64QAMの

信号帯域幅

〔MHz〕

VGA 22 1375 06875 04583

720p 66 41250 20625 13750

1080p 149 93125 46563 31042

2k 170 106250 53125 35417

4k 637 398125 199063 132708

AD9361AD9364の最大信号帯域幅は56MHzです両製品は表2に示す全てのビデオ伝送方式だけでなくより高いフレームレートにも対応します変調の次数を上げると占有帯域幅は狭くなりシンボルにおけるビット当たりの情報量は増加しますただし正しく復調を行うためには高いSN比が必要になります

通信距離とトランスミッタのパワー

U AVなどのアプリケーションでは最大通信距離が非常に重要なパラメータになりますそれほど長い通信距離は求められないケースもありますがそうした場合でも通信が遮断されないことが非常に重要になります信号は(自由空間での減衰とは別に)酸素や水などの障害物によって減衰する可能性があります

図6に示したのはワイヤレス通信チャンネルにおける損失のモデルです

通常レシーバの感度はトランスミッタからの情報を復調またはリカバーするために必要な最小入力信号S min

として定義されますレシーバの感度が得られたら以下に示すようにいくつかの仮定に基いて最大通信距離を算出することができます

Smin = 10log(kT0B) + NF + min = ndash174 dBm + 10logB + NF + minSN( ) S

N( )ここで各変数の意味は以下のとおりです

(SN)min信号を処理するために必要な最小のSN比

NFレシーバのノイズ指数

kボルツマン定数(138 times 10 ndash23 jou le k)

T 0レシーバの入力部の絶対温度(ケルビン温度)

Bレシーバの帯域幅(単位はHz)

(S N) m i nは変復調の次数によって異なりますS N比が同じである場合変調次数の低い方がシンボルエラーは少なくなりますシンボルエラーが同等である場合変調次数が高い方が復調するためにより高いSN比を必要としますトランスミッタがレシーバからかなり離れている場合には信号が弱くなりますしたがってそのS N比では高次の復調に対応できないということが起こりますトランスミッタを稼働させたままあるビデオ方式で同じデータレートを維持するためにはベースバンド部において帯域幅の拡張と引き換えに変調の次数を下げるべきですそうすることで受信した画像が不鮮明にならないようにします幸いデジタル変復調の機能を備えるSDRでは変調方式を変更することが可能です先述した分析内容はトランスミッタのRFパワーが一定であるという仮定に基づいていますアンテナのゲインを変えずにRF送信パワーを大きくするとレシーバの感度を高めなくてもより遠くで信号を受信できますただし最大送信パワーについてはF CCCEの放射に関する規格に準拠しなければなりません

また通信距離はキャリア周波数に依存します波が空間を伝搬する際には分散による損失が生じます自由空間における損失は次式によって求められます

Afs = 20log = 20log4Rλ( ) 4Rf

C( )ここでRは距離 λは波長 fは周波数Cは光速ですこの式から自由空間において通信距離が一定だとすると周波数が高いほど損失が大きくなることがわかります例えば通信距離が同じであるとするとキャリア周波数が5 8GHzの場合の減衰は同2 4GHzの場合と比べて766dB以上大きくなります

[全体のチャンネル損失] = Afs + Lprop + Lmulti

Afs Aprop L multi

トランスミッタ

トランスミッタのアンテナ

レシーバのアンテナ

自由空間での減衰 水蒸気 雨による

損失

大気中での損失 反射信号

酸素による吸収

マルチパスによる損失

レシーバ

図 6 ワイヤレス通信チャンネルにおける損失のモデル 5

Analog Dialogue Volume 51 Number 1 7

RF周波数とスイッチング

A D 9 3 6 1 A D 9 3 6 4は7 0 M H z~6 G H zの周波数範囲に対応しています具体的にどの周波数を使用するかはプログラムによって選択可能ですこのような周波数範囲に対応していることから 1 4 G H z 2 4 G H z 5 8 G H zな ど 免 許 が 必 要 不 要 な 周 波 数 を 含 む ほ と ん ど のNLOS(Non Line-of -Sight見通し外)周波数アプリケーションで利用できます

2 4GHzの周波数帯はWi-F iBlue too th IoT( In t e r-ne t of Things)向けの短距離通信に広く使用されており非常に混雑していますこの周波数帯をワイヤレスビデオ伝送と制御信号の通信に使用すると信号が干渉したり不安定になったりする可能性が高まります言うまでもなくこれはUAVにとって望ましいことではなく危険な状態に陥る可能性がありますそこで使用されるのが周波数スイッチングという手法ですこれは干渉などが生じないクリーンな周波数を使える状態を維持することでデータや制御信号の通信を信頼性の高い状態に保つというものですトランスミッタは周波数帯が混雑していることを感知したら他の周波数帯を使用するように自動的に切り替えを行います例えば近接する周波数を使用して運用されている2機のUAVは互いの通信に対して干渉を及ぼしますその場合自動的にL O(局部発振)周波数を切り替えて周波数帯を選択し直すことにより安定したワイヤレスリンクを維持することができます稼働中にキャリア周波数やチャンネルを柔軟に選択できる機能はハイエンドのUAVにふさわしいものだと言えます

周波数ホッピング

電子対抗手段(ECMElec t ronic Countermeasures)では高速周波数ホッピングが広く使用されていますこれも干渉を回避する手段として有用です通常周波数ホッピングを行う場合には一連の処理を実施した後にフェーズロックループ(PLL)を再ロックする必要がありますその際には周波数に関するレジスタへの書き込み時間VCO(電圧制御発振器)のキャリブレーション時間PLLロック時間が必要になりますそのため周波数ホッピングには数百μs程度の時間がかかります図7はトランスミッタのLO周波数を81669MHzから80203MHzにホッピングする例を示したものです通常AD9361は周波数を変更可能なモードで使用されますトランスミッタのR F出力周波数は1 0 M H zの周波数を基準として 8 1 4 6 9 M H zから 8 0 0 0 3 M H zにジャンプします周波数ホッピングにかかる時間は図7に示すようにシグナルソースアナライザ(Keysight Tech-n o l o g i e s社の「E 5 0 5 2 B」)を使うことでテストできます図 7( b)の結果からV C OのキャリブレーションとP L Lのロックにかかる時間は約5 0 0 μ sですこのようにシグナルソースアナライザを使えばPLLの過渡応答を捉えることができます図 7( a)は広帯域モードにおける過渡応答の測定結果です図7(b)と図7(d)は周波数ホッピングによる周波数および位相の過渡応答をかなり高い解像度で示したものです 6図 7(c)は出力パワーの応答を表しています

(a) (b)

(c) (d)

図 7 8 0 4 5 M H zから8 0 2 M H zへの 周波数ホッピングには 5 0 0 μ sかかる

周 波 数 ホ ッ ピ ン グ を 使 用 す る ア プ リ ケ ー シ ョ ン では 5 0 0 μ s と い う の は 非 常 に 長 い 時 間 で す そ こでAD9361 AD9364には通常よりも高速な周波数ホッピングを実現するための高速ロックモードが用意されていますこのモードではシンセサイザに関する一連のプログラミング情報(プロファイルと呼ばれます)を自身のレジスタまたはベースバンドプロセッサのメモリ領域に保存することによって高速化が実現されます図8に示したのは高速ロックモードを使用して8 8 2 M H zから8 0 2 M H zへの周波数ホッピングを実行した時のテスト結果です図 8( d)の位相応答を見ると必要な時間が 2 0 μ s以下に抑えられていることがわかりますなお位相を表す曲線は802MHzの位相を基準にしてプロットした結果です周波数情報とキャリブレーション結果がプロファイルに保存されていることからSPI(Ser ia l Per iphera l In te r face)による書き込み時間とVCOのキャリブレーション時間はこのモードでは排除されます図8(b)はAD9361 AD9364の高速周波数ホッピング機能の様子を表しています

(a) (b)

(c) (d)

図 8 高速ロックモードでは2 0 μ s以内で 8 8 2 M H zから

8 0 2 M H zまでの周波数ホッピングを実行できる

Analog Dialogue Volume 51 Number 18

OFDMに対応する物理層

O F D Mは変調方式の1つですこの方式では高いデータレートで変調されたストリームを低速に変調されたサブキャリアに分割しますサブキャリアとしては近接する狭い帯域が使用されますこのような処理を行うことにより周波数フェージングに対する感度を下げることができますこの方式の短所はPAPR(Peak to Average Power Rat io)が高いこととキャリアのオフセットとドリフトに対して感度が高くなることですO F D Mは広帯域ワイヤレス通信の物理層で広く採用されていますOFDMを実現するための主要な技術としては I F F T F F T周波数同期サンプリング時間同期シンボル フレーム同期などが挙げられます IFFTF F TはF P G Aによってできるだけ高速に実行できるようにすべきですまたサブキャリアの間隔を決めることも非常に重要な要素になりますその間隔は通信機能を備える移動体が周波数のドップラーシフトに十分に耐えられるように大きく設定したいところですしかしスペクトル効率を高めるために限られた周波数帯域内でより多くのシンボルを送信できるようにするためにはサブキャリアの間隔は小さく設定しなければなりませんエンコーディング技術とOFDM変調を組み合わせていることを指してCOFDM(coded OFDM)という用語が使われることがありますCOFDMは信号の減衰に対する高い耐性を備えていますまた前方誤り訂正(FEC)を適用することも可能ですそのためCOFDMを利用すれば移動体からビデオ信号を適切に送信できるようになりますエンコーディングを行うには信号の帯域幅を広くとる必要がありますがトレードオフを行う価値があると言えます

集積度の高いアナログデバイセズのR FトランシーバICにThe MathWorks社のモデルベース設計ツール 自動コード生成ツールと X i l i n x社の強力な「 Z y n q -7000 Al l Programmable SoC」を組み合わせれば従来に比べSDRシステムの設計検証テスト実装を効率的に行えるようになりますその結果無線システムの高性能化と開発期間の短縮を両立することが可能になります 7

Wi-Fiは最善の解なのか

Wi-F iを搭載したドローンは携帯電話やノート型パソコンといったモバイル機器に対し無線によって非常に簡単に接続することができますそのためWi-F iはドローンを非常に使いやすくする技術だと言えるでしょうしかしU AVアプリケーションにおけるワイヤレスビデオ伝送についてはF P G AとA D 9 3 6 1を組み合わせたソリューションを利用する場合の方がWi-F iを使用する場合よりも多くのメリットを得ることができますまず物理層についてはAD9361 AD9364を採用すれば迅速な周波数スイッチングと高速周波数ホッピングを利用することで干渉を防止することできます集積度の高いWi-Fiチップのほとんどは混雑した2 4GHz帯でも動作しますしかしそれらの製品はワイヤレス接続を安定させるために周波数帯を切り替える機能は備えていません

F P G AとA D 9 3 6 1を組み合わせたソリューションにはもう1つのメリットがありますそれは設計者が通信プロトコルを柔軟に定義 開発できることですWi-Fiの場合プロトコルは標準規格として定義されていますその中では全てのデータパケットで2ウェイのハン

ドシェイクを実行しなければならないと定められています各データパケットについては各パケットに含まれる512バイトの全てを問題なく受信したことを確認する必要がありますもし1バイトでも失われていたら512バイトの全てを再び送信しなければなりません 8

確かにこのようなプロトコルであればデータの信頼性を高めることができますしかしワイヤレスのデータリンクを再確立するには複雑な処理を行わなければならず相応の時間がかかります例えばT C P I Pは遅延が大きくビデオの伝送や制御をリアルタイムで行うことは困難ですこのことが原因でT C P I Pを利用するUAVは墜落の危険にさらされる可能性がありますそれに対しF P G AとA D 9 3 6 1を組み合わせたS D Rソリューションは1ウェイのデータストリームを採用していますつまり空中に浮かんでいるドローンからビデオ信号をテレビ放送のように送信できるということです実際リアルタイムのビデオ伝送を目標とするのであればパケットを再送する時間は許容できません

またWi-F iでは多くのアプリケーションに対して適切なレベルのセキュリティが提供されるわけではありませんそれに対しF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションでは暗号化用のアルゴリズムとユーザーが定義可能なプロトコルを利用することによりセキュリティ面での脅威をかなり抑えることができます

さらに1ウェイのデータストリーム配信であれば-Wi - F iの 2~ 3倍の通信距離に対応可能です 8 S D Rが提供する柔軟性によってデジタル変復調の調整を行うことで距離の要件を満たすことができますまた複雑な放射環境に応じてSN比を変更するように調整を行うことも可能です

まとめ

本稿ではF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションによって高精細のワイヤレスビデオ伝送を実現する場合に重要な意味を持つパラメータについて説明しましたこのソリューションを利用すれば俊敏な周波数スイッチングと高速周波数ホッピングによって安定性と信頼性の高いワイヤレスリンクを確立できますまた複雑化が進む伝送路における放射の影響を抑え墜落の可能性を低減することが可能になります加えてこのソリューションでは通信リンクの確立時間を短縮し遅延を抑えた接続を実現するために1ウェイの通信プロトコルを使用することができますこれにより柔軟性が高まります農業や電力線の検査サーベイランス(調査監視)といった産業用 民生用アプリケーションで成功を収めるには安定性と信頼性が高くセキュアな通信を実現することが不可欠です

参考文献

1 アナログデバイセズが提供するソフトウェア無線ソリューションAnalog Devices2 AD9361 データシートAnalog Devices3 AD9364 データシートAnalog Devices4 Ken Genti leアプリケーションノート AN-922「Dig-i ta l Pulse-Shaping Fi l te r Bas ics(デジタルパルス整形フィルタの基本)」Analog Devices

Analog Dialogue Volume 51 Number 1 9

著者

Wei Zhou(WeiZhouanalogcom)はアナログデバイセズのアプリケーションエンジニアです主にワイヤレスビデオ伝送やワイヤレス通信向けのRFトランシーバ製品とアプリケーションの設計 開発をサポートしています中国 北京にあるアナログデバイセズの中央アプリケーションセンターで5年間にわたってDDSPLL高速DACADCクロックなどの製品を担当してきました2006年に中国 武漢にある武漢大学で学士号を取得し2009年に中国 北京にある中国科学院で修士号を取得しています2009年から2011年までは航空宇宙技術に関連する企業でR F マイクロ波に対応する回路やシステムの設計技術者として勤務していました

Wei Zhou

5 Scot t R Bul lock「Transce iver and Sys tem Des ign for Dig i ta l Communica t ions 4 th ed i t ion(デジタル通信用のトランシーバとシステムの設計 第4版)」SciTech Pub-l i sh ing Edison NJ2014年6 E 5 0 5 2 B「S i g n a l S o u r c e A n a l y z e r A d v a n c e d P h a s e Noise and Trans ien t Measurement Techniques(シグナルソースアナライザ「E5052B」位相ノイズと過渡的事象の高度な計測技術)」Agi len t2007年

7 D i P u A n d r e i C o z m a To m H i l l「製造までの4つのステップモデルベース設計で実現するソフトウェア無線Part 1ADIXil inx社のSDR向けラピッドプロトタイピング用プラットフォーム――その機能メリット開発ツールについて学ぶ」Analog Dia logue 49-098 John Locke「Compar ing the DJI Phantom 4rsquos Light -br idge vs Yuneec Typhoon Hrsquos Wi-Fi (DJI Phantom 4のLigh tb r idgeとYuneec Typhoon HのWi-F iの比較)」Drone Compares

Analog Dialogue Volume 51 Number 110

Wei Zhou

SiPを採用したデータアクイジション用IC

高精度のシグナルチェーンの実装密度を向上著者Ryan Curran

Share on

力 広帯域幅 高入力インピーダンスのドライバ(ADCドライバ)低消費電力で安定性の高いリファレンス用のバッファ(リファレンスバッファ)高効率な電源管理ブロックを内蔵していますこれらシグナルチェーン用のコンポーネントがS i P技術によりデータアクイジション用のサブシステムとして統合されています

A D A Q 7 9 8 xはパッケージが 5 m m times 4 m mという小型のLGAですこの新たなスタイルのデバイスはデータアクイジションシステムの設計プロセスの簡素化に貢献しますADAQ798xで採用しているようなレベルでシステムの統合を図れば設計上の多くの問題が解決されますそれに加えA D A Q 7 9 8 xは構成が可能なA D Cドライバを内蔵しているため高い柔軟性も得られます例えばニーズに応じてゲインやコモンモードの調整が行えるといった具合です4種の電源電圧を使用することにより最高のシステム性能が得られますがデバイスの性能への影響を最小限に抑えつつ単電源で動作させることも可能ですADAQ798xは広範な分野のアプリケーションに対応できるだけの柔軟性を備えていますその一方で高いレベルでの統合も実現されています

ADAQ798xを開発するに当たりアナログデバイセズは設計上の問題の解決方法を見極めるためによくある設計ミスについて分析を行いましたその結果シグナルチェーンのレベルで生じる設計ミスは主にSAR ADCのリファレンス入力とアナログ入力という2つの部分に集中していることがわかりましたこれらの設計ミスの多くはAD変換性能に重大な影響を及ぼす周辺回路に関連するものでしたリファレンスの部分でよくあるミスとしてはリファレンス用のバイパスコンデンサの配置 レイアウトやサイズが不適切リファレンスソースの駆動能力が不十分リファレンスソースによって生じるノイズのスペクトル密度が過大といったことが挙げられますリファレンス部における不適切な設計はAD変換で誤差が生じる原因になる可能性がありますまたADCのアナログ入力部で見られる設計上の一般的な問題としてはA D Cドライバの選択を誤るA D Cとドライバの間に配置するフィルタの帯域幅を不適切な値に設定してしまうフィルタで使用するコンデンサの誘電物質の選択を誤るといったことが挙げられますこのようなシステムレベルの設計上の問題が組み合わさるとADCの変換性能が深刻なレベルまで低下してしまう可能性がありますADAQ798xの開発中にはこれらの問題への対処を目的としてさまざまな選択を行いました

先述したようにSAR ADCをベースとする変換システムにおいてデータシートに記載された性能を達成するには設計を行う際にいくつかの事柄について考慮しなければなりませんSAR ADCのリファレンスソースとアナログ入力ソースの特性は変換用のシグナルチェーンの設計を適切に行ううえで非常に重要です

具体的な用途が何であるかにかかわらず高精度のデータアクイジションシステムに対しては共通のニーズがありますそれは性能を維持したままシグナルチェーンの実装密度を高めることです多くのアプリケーションではADC-per-channe lのアプローチへの移行が進んでいますまたフォームファクタを変更することなく搭載するチャンネル数を増やそうという動きも加速していますそのためデータアクイジション用シグナルチェーンの設計者の多くはチャンネル密度に対して大きな関心を寄せていますさらに高精度のICの使い勝手を改善しデータシートに記載された性能をより容易に実現できるようにしてほしいという要望も高まっていますこれらの課題を解決するためにシグナルチェーン向けの I C製品としてS i P(S y s t e m i n Package)技術を適用したサブシステムが開発されるケースが増えています

サブシステムに関する上記の戦略に即しアナログデバイセズ(A D I)が開発した初のデータアクイジション用デバイスファミリーが「 A D A Q 7 9 8 x」ですA D A Q 7 9 8 xは分解能が 1 6ビットのA Dコンバータ(ADC)をベースとしたサブシステム製品です信号処理 コンディショニングに使用する4つの一般的な回路ブロックをS i P品として統合しておりさまざまなアプリケーションに対応することができますこの製品は最も重要な受動部品も内蔵していることからSAR(逐次比較型) A D Cを利用した従来のシグナルチェーンにおける設計上の問題の多くが排除されますそれらの受動部品はADAQ798xの仕様としてうたわれている性能を満たすためには不可欠な要素です

SAR A DCが使われている産業計測通信医療などの分野を見てみるとデータアクイジション用のシグナルチェーンを構成する一部の要素は用途にかかわらず共通していることがわかります逆にいくつかの部分はそれぞれの用途に特化したものとなっていますまた各シグナルチェーンにはさまざまな入力ソースやセンサーのアレイが使われることもわかりますそのため入力信号をADCに送出する前にさまざまなシグナルコンディショニングが適用されます多様な入力ソースが存在することから最大のダイナミックレンジを得るためにはシステムのフルスケールをそれぞれ異なる値に設定しなければなりませんまたリファレンスとしても異なる値が必要になる可能性もありますマルチチャンネルのアプリケーションではフロントエンドにマルチプレクサが配置されます電力の供給方法はアプリケーションに求められる主要な性能に応じて異なりますしかし多くのアプリケーションには共通して使用される部品があります「ADAQ7980」と「ADAQ7988」は「全ての能動部品はアナログデバイセズが提供する」というソリューションの一要素です高精度 低消費電力の16ビットSAR ADCADCの駆動に用いる低消費電

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 6: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 16

上に示した式から次式を導くことができます

[RF占有信号帯域幅]= [圧縮データレート]

[各シンボルで伝送されるビット数]

times (1 + α)

この式から表2にまとめたようにRF占有信号帯域幅を求めることができます

表 2 異なる変調次数に対するRF占有信号帯域幅

(α=025)

方式

圧縮デー

タレート

〔Mbps〕

QPSKの 信号帯域幅

〔MHz〕

16QAMの

信号帯域幅

〔MHz〕

64QAMの

信号帯域幅

〔MHz〕

VGA 22 1375 06875 04583

720p 66 41250 20625 13750

1080p 149 93125 46563 31042

2k 170 106250 53125 35417

4k 637 398125 199063 132708

AD9361AD9364の最大信号帯域幅は56MHzです両製品は表2に示す全てのビデオ伝送方式だけでなくより高いフレームレートにも対応します変調の次数を上げると占有帯域幅は狭くなりシンボルにおけるビット当たりの情報量は増加しますただし正しく復調を行うためには高いSN比が必要になります

通信距離とトランスミッタのパワー

U AVなどのアプリケーションでは最大通信距離が非常に重要なパラメータになりますそれほど長い通信距離は求められないケースもありますがそうした場合でも通信が遮断されないことが非常に重要になります信号は(自由空間での減衰とは別に)酸素や水などの障害物によって減衰する可能性があります

図6に示したのはワイヤレス通信チャンネルにおける損失のモデルです

通常レシーバの感度はトランスミッタからの情報を復調またはリカバーするために必要な最小入力信号S min

として定義されますレシーバの感度が得られたら以下に示すようにいくつかの仮定に基いて最大通信距離を算出することができます

Smin = 10log(kT0B) + NF + min = ndash174 dBm + 10logB + NF + minSN( ) S

N( )ここで各変数の意味は以下のとおりです

(SN)min信号を処理するために必要な最小のSN比

NFレシーバのノイズ指数

kボルツマン定数(138 times 10 ndash23 jou le k)

T 0レシーバの入力部の絶対温度(ケルビン温度)

Bレシーバの帯域幅(単位はHz)

(S N) m i nは変復調の次数によって異なりますS N比が同じである場合変調次数の低い方がシンボルエラーは少なくなりますシンボルエラーが同等である場合変調次数が高い方が復調するためにより高いSN比を必要としますトランスミッタがレシーバからかなり離れている場合には信号が弱くなりますしたがってそのS N比では高次の復調に対応できないということが起こりますトランスミッタを稼働させたままあるビデオ方式で同じデータレートを維持するためにはベースバンド部において帯域幅の拡張と引き換えに変調の次数を下げるべきですそうすることで受信した画像が不鮮明にならないようにします幸いデジタル変復調の機能を備えるSDRでは変調方式を変更することが可能です先述した分析内容はトランスミッタのRFパワーが一定であるという仮定に基づいていますアンテナのゲインを変えずにRF送信パワーを大きくするとレシーバの感度を高めなくてもより遠くで信号を受信できますただし最大送信パワーについてはF CCCEの放射に関する規格に準拠しなければなりません

また通信距離はキャリア周波数に依存します波が空間を伝搬する際には分散による損失が生じます自由空間における損失は次式によって求められます

Afs = 20log = 20log4Rλ( ) 4Rf

C( )ここでRは距離 λは波長 fは周波数Cは光速ですこの式から自由空間において通信距離が一定だとすると周波数が高いほど損失が大きくなることがわかります例えば通信距離が同じであるとするとキャリア周波数が5 8GHzの場合の減衰は同2 4GHzの場合と比べて766dB以上大きくなります

[全体のチャンネル損失] = Afs + Lprop + Lmulti

Afs Aprop L multi

トランスミッタ

トランスミッタのアンテナ

レシーバのアンテナ

自由空間での減衰 水蒸気 雨による

損失

大気中での損失 反射信号

酸素による吸収

マルチパスによる損失

レシーバ

図 6 ワイヤレス通信チャンネルにおける損失のモデル 5

Analog Dialogue Volume 51 Number 1 7

RF周波数とスイッチング

A D 9 3 6 1 A D 9 3 6 4は7 0 M H z~6 G H zの周波数範囲に対応しています具体的にどの周波数を使用するかはプログラムによって選択可能ですこのような周波数範囲に対応していることから 1 4 G H z 2 4 G H z 5 8 G H zな ど 免 許 が 必 要 不 要 な 周 波 数 を 含 む ほ と ん ど のNLOS(Non Line-of -Sight見通し外)周波数アプリケーションで利用できます

2 4GHzの周波数帯はWi-F iBlue too th IoT( In t e r-ne t of Things)向けの短距離通信に広く使用されており非常に混雑していますこの周波数帯をワイヤレスビデオ伝送と制御信号の通信に使用すると信号が干渉したり不安定になったりする可能性が高まります言うまでもなくこれはUAVにとって望ましいことではなく危険な状態に陥る可能性がありますそこで使用されるのが周波数スイッチングという手法ですこれは干渉などが生じないクリーンな周波数を使える状態を維持することでデータや制御信号の通信を信頼性の高い状態に保つというものですトランスミッタは周波数帯が混雑していることを感知したら他の周波数帯を使用するように自動的に切り替えを行います例えば近接する周波数を使用して運用されている2機のUAVは互いの通信に対して干渉を及ぼしますその場合自動的にL O(局部発振)周波数を切り替えて周波数帯を選択し直すことにより安定したワイヤレスリンクを維持することができます稼働中にキャリア周波数やチャンネルを柔軟に選択できる機能はハイエンドのUAVにふさわしいものだと言えます

周波数ホッピング

電子対抗手段(ECMElec t ronic Countermeasures)では高速周波数ホッピングが広く使用されていますこれも干渉を回避する手段として有用です通常周波数ホッピングを行う場合には一連の処理を実施した後にフェーズロックループ(PLL)を再ロックする必要がありますその際には周波数に関するレジスタへの書き込み時間VCO(電圧制御発振器)のキャリブレーション時間PLLロック時間が必要になりますそのため周波数ホッピングには数百μs程度の時間がかかります図7はトランスミッタのLO周波数を81669MHzから80203MHzにホッピングする例を示したものです通常AD9361は周波数を変更可能なモードで使用されますトランスミッタのR F出力周波数は1 0 M H zの周波数を基準として 8 1 4 6 9 M H zから 8 0 0 0 3 M H zにジャンプします周波数ホッピングにかかる時間は図7に示すようにシグナルソースアナライザ(Keysight Tech-n o l o g i e s社の「E 5 0 5 2 B」)を使うことでテストできます図 7( b)の結果からV C OのキャリブレーションとP L Lのロックにかかる時間は約5 0 0 μ sですこのようにシグナルソースアナライザを使えばPLLの過渡応答を捉えることができます図 7( a)は広帯域モードにおける過渡応答の測定結果です図7(b)と図7(d)は周波数ホッピングによる周波数および位相の過渡応答をかなり高い解像度で示したものです 6図 7(c)は出力パワーの応答を表しています

(a) (b)

(c) (d)

図 7 8 0 4 5 M H zから8 0 2 M H zへの 周波数ホッピングには 5 0 0 μ sかかる

周 波 数 ホ ッ ピ ン グ を 使 用 す る ア プ リ ケ ー シ ョ ン では 5 0 0 μ s と い う の は 非 常 に 長 い 時 間 で す そ こでAD9361 AD9364には通常よりも高速な周波数ホッピングを実現するための高速ロックモードが用意されていますこのモードではシンセサイザに関する一連のプログラミング情報(プロファイルと呼ばれます)を自身のレジスタまたはベースバンドプロセッサのメモリ領域に保存することによって高速化が実現されます図8に示したのは高速ロックモードを使用して8 8 2 M H zから8 0 2 M H zへの周波数ホッピングを実行した時のテスト結果です図 8( d)の位相応答を見ると必要な時間が 2 0 μ s以下に抑えられていることがわかりますなお位相を表す曲線は802MHzの位相を基準にしてプロットした結果です周波数情報とキャリブレーション結果がプロファイルに保存されていることからSPI(Ser ia l Per iphera l In te r face)による書き込み時間とVCOのキャリブレーション時間はこのモードでは排除されます図8(b)はAD9361 AD9364の高速周波数ホッピング機能の様子を表しています

(a) (b)

(c) (d)

図 8 高速ロックモードでは2 0 μ s以内で 8 8 2 M H zから

8 0 2 M H zまでの周波数ホッピングを実行できる

Analog Dialogue Volume 51 Number 18

OFDMに対応する物理層

O F D Mは変調方式の1つですこの方式では高いデータレートで変調されたストリームを低速に変調されたサブキャリアに分割しますサブキャリアとしては近接する狭い帯域が使用されますこのような処理を行うことにより周波数フェージングに対する感度を下げることができますこの方式の短所はPAPR(Peak to Average Power Rat io)が高いこととキャリアのオフセットとドリフトに対して感度が高くなることですO F D Mは広帯域ワイヤレス通信の物理層で広く採用されていますOFDMを実現するための主要な技術としては I F F T F F T周波数同期サンプリング時間同期シンボル フレーム同期などが挙げられます IFFTF F TはF P G Aによってできるだけ高速に実行できるようにすべきですまたサブキャリアの間隔を決めることも非常に重要な要素になりますその間隔は通信機能を備える移動体が周波数のドップラーシフトに十分に耐えられるように大きく設定したいところですしかしスペクトル効率を高めるために限られた周波数帯域内でより多くのシンボルを送信できるようにするためにはサブキャリアの間隔は小さく設定しなければなりませんエンコーディング技術とOFDM変調を組み合わせていることを指してCOFDM(coded OFDM)という用語が使われることがありますCOFDMは信号の減衰に対する高い耐性を備えていますまた前方誤り訂正(FEC)を適用することも可能ですそのためCOFDMを利用すれば移動体からビデオ信号を適切に送信できるようになりますエンコーディングを行うには信号の帯域幅を広くとる必要がありますがトレードオフを行う価値があると言えます

集積度の高いアナログデバイセズのR FトランシーバICにThe MathWorks社のモデルベース設計ツール 自動コード生成ツールと X i l i n x社の強力な「 Z y n q -7000 Al l Programmable SoC」を組み合わせれば従来に比べSDRシステムの設計検証テスト実装を効率的に行えるようになりますその結果無線システムの高性能化と開発期間の短縮を両立することが可能になります 7

Wi-Fiは最善の解なのか

Wi-F iを搭載したドローンは携帯電話やノート型パソコンといったモバイル機器に対し無線によって非常に簡単に接続することができますそのためWi-F iはドローンを非常に使いやすくする技術だと言えるでしょうしかしU AVアプリケーションにおけるワイヤレスビデオ伝送についてはF P G AとA D 9 3 6 1を組み合わせたソリューションを利用する場合の方がWi-F iを使用する場合よりも多くのメリットを得ることができますまず物理層についてはAD9361 AD9364を採用すれば迅速な周波数スイッチングと高速周波数ホッピングを利用することで干渉を防止することできます集積度の高いWi-Fiチップのほとんどは混雑した2 4GHz帯でも動作しますしかしそれらの製品はワイヤレス接続を安定させるために周波数帯を切り替える機能は備えていません

F P G AとA D 9 3 6 1を組み合わせたソリューションにはもう1つのメリットがありますそれは設計者が通信プロトコルを柔軟に定義 開発できることですWi-Fiの場合プロトコルは標準規格として定義されていますその中では全てのデータパケットで2ウェイのハン

ドシェイクを実行しなければならないと定められています各データパケットについては各パケットに含まれる512バイトの全てを問題なく受信したことを確認する必要がありますもし1バイトでも失われていたら512バイトの全てを再び送信しなければなりません 8

確かにこのようなプロトコルであればデータの信頼性を高めることができますしかしワイヤレスのデータリンクを再確立するには複雑な処理を行わなければならず相応の時間がかかります例えばT C P I Pは遅延が大きくビデオの伝送や制御をリアルタイムで行うことは困難ですこのことが原因でT C P I Pを利用するUAVは墜落の危険にさらされる可能性がありますそれに対しF P G AとA D 9 3 6 1を組み合わせたS D Rソリューションは1ウェイのデータストリームを採用していますつまり空中に浮かんでいるドローンからビデオ信号をテレビ放送のように送信できるということです実際リアルタイムのビデオ伝送を目標とするのであればパケットを再送する時間は許容できません

またWi-F iでは多くのアプリケーションに対して適切なレベルのセキュリティが提供されるわけではありませんそれに対しF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションでは暗号化用のアルゴリズムとユーザーが定義可能なプロトコルを利用することによりセキュリティ面での脅威をかなり抑えることができます

さらに1ウェイのデータストリーム配信であれば-Wi - F iの 2~ 3倍の通信距離に対応可能です 8 S D Rが提供する柔軟性によってデジタル変復調の調整を行うことで距離の要件を満たすことができますまた複雑な放射環境に応じてSN比を変更するように調整を行うことも可能です

まとめ

本稿ではF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションによって高精細のワイヤレスビデオ伝送を実現する場合に重要な意味を持つパラメータについて説明しましたこのソリューションを利用すれば俊敏な周波数スイッチングと高速周波数ホッピングによって安定性と信頼性の高いワイヤレスリンクを確立できますまた複雑化が進む伝送路における放射の影響を抑え墜落の可能性を低減することが可能になります加えてこのソリューションでは通信リンクの確立時間を短縮し遅延を抑えた接続を実現するために1ウェイの通信プロトコルを使用することができますこれにより柔軟性が高まります農業や電力線の検査サーベイランス(調査監視)といった産業用 民生用アプリケーションで成功を収めるには安定性と信頼性が高くセキュアな通信を実現することが不可欠です

参考文献

1 アナログデバイセズが提供するソフトウェア無線ソリューションAnalog Devices2 AD9361 データシートAnalog Devices3 AD9364 データシートAnalog Devices4 Ken Genti leアプリケーションノート AN-922「Dig-i ta l Pulse-Shaping Fi l te r Bas ics(デジタルパルス整形フィルタの基本)」Analog Devices

Analog Dialogue Volume 51 Number 1 9

著者

Wei Zhou(WeiZhouanalogcom)はアナログデバイセズのアプリケーションエンジニアです主にワイヤレスビデオ伝送やワイヤレス通信向けのRFトランシーバ製品とアプリケーションの設計 開発をサポートしています中国 北京にあるアナログデバイセズの中央アプリケーションセンターで5年間にわたってDDSPLL高速DACADCクロックなどの製品を担当してきました2006年に中国 武漢にある武漢大学で学士号を取得し2009年に中国 北京にある中国科学院で修士号を取得しています2009年から2011年までは航空宇宙技術に関連する企業でR F マイクロ波に対応する回路やシステムの設計技術者として勤務していました

Wei Zhou

5 Scot t R Bul lock「Transce iver and Sys tem Des ign for Dig i ta l Communica t ions 4 th ed i t ion(デジタル通信用のトランシーバとシステムの設計 第4版)」SciTech Pub-l i sh ing Edison NJ2014年6 E 5 0 5 2 B「S i g n a l S o u r c e A n a l y z e r A d v a n c e d P h a s e Noise and Trans ien t Measurement Techniques(シグナルソースアナライザ「E5052B」位相ノイズと過渡的事象の高度な計測技術)」Agi len t2007年

7 D i P u A n d r e i C o z m a To m H i l l「製造までの4つのステップモデルベース設計で実現するソフトウェア無線Part 1ADIXil inx社のSDR向けラピッドプロトタイピング用プラットフォーム――その機能メリット開発ツールについて学ぶ」Analog Dia logue 49-098 John Locke「Compar ing the DJI Phantom 4rsquos Light -br idge vs Yuneec Typhoon Hrsquos Wi-Fi (DJI Phantom 4のLigh tb r idgeとYuneec Typhoon HのWi-F iの比較)」Drone Compares

Analog Dialogue Volume 51 Number 110

Wei Zhou

SiPを採用したデータアクイジション用IC

高精度のシグナルチェーンの実装密度を向上著者Ryan Curran

Share on

力 広帯域幅 高入力インピーダンスのドライバ(ADCドライバ)低消費電力で安定性の高いリファレンス用のバッファ(リファレンスバッファ)高効率な電源管理ブロックを内蔵していますこれらシグナルチェーン用のコンポーネントがS i P技術によりデータアクイジション用のサブシステムとして統合されています

A D A Q 7 9 8 xはパッケージが 5 m m times 4 m mという小型のLGAですこの新たなスタイルのデバイスはデータアクイジションシステムの設計プロセスの簡素化に貢献しますADAQ798xで採用しているようなレベルでシステムの統合を図れば設計上の多くの問題が解決されますそれに加えA D A Q 7 9 8 xは構成が可能なA D Cドライバを内蔵しているため高い柔軟性も得られます例えばニーズに応じてゲインやコモンモードの調整が行えるといった具合です4種の電源電圧を使用することにより最高のシステム性能が得られますがデバイスの性能への影響を最小限に抑えつつ単電源で動作させることも可能ですADAQ798xは広範な分野のアプリケーションに対応できるだけの柔軟性を備えていますその一方で高いレベルでの統合も実現されています

ADAQ798xを開発するに当たりアナログデバイセズは設計上の問題の解決方法を見極めるためによくある設計ミスについて分析を行いましたその結果シグナルチェーンのレベルで生じる設計ミスは主にSAR ADCのリファレンス入力とアナログ入力という2つの部分に集中していることがわかりましたこれらの設計ミスの多くはAD変換性能に重大な影響を及ぼす周辺回路に関連するものでしたリファレンスの部分でよくあるミスとしてはリファレンス用のバイパスコンデンサの配置 レイアウトやサイズが不適切リファレンスソースの駆動能力が不十分リファレンスソースによって生じるノイズのスペクトル密度が過大といったことが挙げられますリファレンス部における不適切な設計はAD変換で誤差が生じる原因になる可能性がありますまたADCのアナログ入力部で見られる設計上の一般的な問題としてはA D Cドライバの選択を誤るA D Cとドライバの間に配置するフィルタの帯域幅を不適切な値に設定してしまうフィルタで使用するコンデンサの誘電物質の選択を誤るといったことが挙げられますこのようなシステムレベルの設計上の問題が組み合わさるとADCの変換性能が深刻なレベルまで低下してしまう可能性がありますADAQ798xの開発中にはこれらの問題への対処を目的としてさまざまな選択を行いました

先述したようにSAR ADCをベースとする変換システムにおいてデータシートに記載された性能を達成するには設計を行う際にいくつかの事柄について考慮しなければなりませんSAR ADCのリファレンスソースとアナログ入力ソースの特性は変換用のシグナルチェーンの設計を適切に行ううえで非常に重要です

具体的な用途が何であるかにかかわらず高精度のデータアクイジションシステムに対しては共通のニーズがありますそれは性能を維持したままシグナルチェーンの実装密度を高めることです多くのアプリケーションではADC-per-channe lのアプローチへの移行が進んでいますまたフォームファクタを変更することなく搭載するチャンネル数を増やそうという動きも加速していますそのためデータアクイジション用シグナルチェーンの設計者の多くはチャンネル密度に対して大きな関心を寄せていますさらに高精度のICの使い勝手を改善しデータシートに記載された性能をより容易に実現できるようにしてほしいという要望も高まっていますこれらの課題を解決するためにシグナルチェーン向けの I C製品としてS i P(S y s t e m i n Package)技術を適用したサブシステムが開発されるケースが増えています

サブシステムに関する上記の戦略に即しアナログデバイセズ(A D I)が開発した初のデータアクイジション用デバイスファミリーが「 A D A Q 7 9 8 x」ですA D A Q 7 9 8 xは分解能が 1 6ビットのA Dコンバータ(ADC)をベースとしたサブシステム製品です信号処理 コンディショニングに使用する4つの一般的な回路ブロックをS i P品として統合しておりさまざまなアプリケーションに対応することができますこの製品は最も重要な受動部品も内蔵していることからSAR(逐次比較型) A D Cを利用した従来のシグナルチェーンにおける設計上の問題の多くが排除されますそれらの受動部品はADAQ798xの仕様としてうたわれている性能を満たすためには不可欠な要素です

SAR A DCが使われている産業計測通信医療などの分野を見てみるとデータアクイジション用のシグナルチェーンを構成する一部の要素は用途にかかわらず共通していることがわかります逆にいくつかの部分はそれぞれの用途に特化したものとなっていますまた各シグナルチェーンにはさまざまな入力ソースやセンサーのアレイが使われることもわかりますそのため入力信号をADCに送出する前にさまざまなシグナルコンディショニングが適用されます多様な入力ソースが存在することから最大のダイナミックレンジを得るためにはシステムのフルスケールをそれぞれ異なる値に設定しなければなりませんまたリファレンスとしても異なる値が必要になる可能性もありますマルチチャンネルのアプリケーションではフロントエンドにマルチプレクサが配置されます電力の供給方法はアプリケーションに求められる主要な性能に応じて異なりますしかし多くのアプリケーションには共通して使用される部品があります「ADAQ7980」と「ADAQ7988」は「全ての能動部品はアナログデバイセズが提供する」というソリューションの一要素です高精度 低消費電力の16ビットSAR ADCADCの駆動に用いる低消費電

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 7: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 1 7

RF周波数とスイッチング

A D 9 3 6 1 A D 9 3 6 4は7 0 M H z~6 G H zの周波数範囲に対応しています具体的にどの周波数を使用するかはプログラムによって選択可能ですこのような周波数範囲に対応していることから 1 4 G H z 2 4 G H z 5 8 G H zな ど 免 許 が 必 要 不 要 な 周 波 数 を 含 む ほ と ん ど のNLOS(Non Line-of -Sight見通し外)周波数アプリケーションで利用できます

2 4GHzの周波数帯はWi-F iBlue too th IoT( In t e r-ne t of Things)向けの短距離通信に広く使用されており非常に混雑していますこの周波数帯をワイヤレスビデオ伝送と制御信号の通信に使用すると信号が干渉したり不安定になったりする可能性が高まります言うまでもなくこれはUAVにとって望ましいことではなく危険な状態に陥る可能性がありますそこで使用されるのが周波数スイッチングという手法ですこれは干渉などが生じないクリーンな周波数を使える状態を維持することでデータや制御信号の通信を信頼性の高い状態に保つというものですトランスミッタは周波数帯が混雑していることを感知したら他の周波数帯を使用するように自動的に切り替えを行います例えば近接する周波数を使用して運用されている2機のUAVは互いの通信に対して干渉を及ぼしますその場合自動的にL O(局部発振)周波数を切り替えて周波数帯を選択し直すことにより安定したワイヤレスリンクを維持することができます稼働中にキャリア周波数やチャンネルを柔軟に選択できる機能はハイエンドのUAVにふさわしいものだと言えます

周波数ホッピング

電子対抗手段(ECMElec t ronic Countermeasures)では高速周波数ホッピングが広く使用されていますこれも干渉を回避する手段として有用です通常周波数ホッピングを行う場合には一連の処理を実施した後にフェーズロックループ(PLL)を再ロックする必要がありますその際には周波数に関するレジスタへの書き込み時間VCO(電圧制御発振器)のキャリブレーション時間PLLロック時間が必要になりますそのため周波数ホッピングには数百μs程度の時間がかかります図7はトランスミッタのLO周波数を81669MHzから80203MHzにホッピングする例を示したものです通常AD9361は周波数を変更可能なモードで使用されますトランスミッタのR F出力周波数は1 0 M H zの周波数を基準として 8 1 4 6 9 M H zから 8 0 0 0 3 M H zにジャンプします周波数ホッピングにかかる時間は図7に示すようにシグナルソースアナライザ(Keysight Tech-n o l o g i e s社の「E 5 0 5 2 B」)を使うことでテストできます図 7( b)の結果からV C OのキャリブレーションとP L Lのロックにかかる時間は約5 0 0 μ sですこのようにシグナルソースアナライザを使えばPLLの過渡応答を捉えることができます図 7( a)は広帯域モードにおける過渡応答の測定結果です図7(b)と図7(d)は周波数ホッピングによる周波数および位相の過渡応答をかなり高い解像度で示したものです 6図 7(c)は出力パワーの応答を表しています

(a) (b)

(c) (d)

図 7 8 0 4 5 M H zから8 0 2 M H zへの 周波数ホッピングには 5 0 0 μ sかかる

周 波 数 ホ ッ ピ ン グ を 使 用 す る ア プ リ ケ ー シ ョ ン では 5 0 0 μ s と い う の は 非 常 に 長 い 時 間 で す そ こでAD9361 AD9364には通常よりも高速な周波数ホッピングを実現するための高速ロックモードが用意されていますこのモードではシンセサイザに関する一連のプログラミング情報(プロファイルと呼ばれます)を自身のレジスタまたはベースバンドプロセッサのメモリ領域に保存することによって高速化が実現されます図8に示したのは高速ロックモードを使用して8 8 2 M H zから8 0 2 M H zへの周波数ホッピングを実行した時のテスト結果です図 8( d)の位相応答を見ると必要な時間が 2 0 μ s以下に抑えられていることがわかりますなお位相を表す曲線は802MHzの位相を基準にしてプロットした結果です周波数情報とキャリブレーション結果がプロファイルに保存されていることからSPI(Ser ia l Per iphera l In te r face)による書き込み時間とVCOのキャリブレーション時間はこのモードでは排除されます図8(b)はAD9361 AD9364の高速周波数ホッピング機能の様子を表しています

(a) (b)

(c) (d)

図 8 高速ロックモードでは2 0 μ s以内で 8 8 2 M H zから

8 0 2 M H zまでの周波数ホッピングを実行できる

Analog Dialogue Volume 51 Number 18

OFDMに対応する物理層

O F D Mは変調方式の1つですこの方式では高いデータレートで変調されたストリームを低速に変調されたサブキャリアに分割しますサブキャリアとしては近接する狭い帯域が使用されますこのような処理を行うことにより周波数フェージングに対する感度を下げることができますこの方式の短所はPAPR(Peak to Average Power Rat io)が高いこととキャリアのオフセットとドリフトに対して感度が高くなることですO F D Mは広帯域ワイヤレス通信の物理層で広く採用されていますOFDMを実現するための主要な技術としては I F F T F F T周波数同期サンプリング時間同期シンボル フレーム同期などが挙げられます IFFTF F TはF P G Aによってできるだけ高速に実行できるようにすべきですまたサブキャリアの間隔を決めることも非常に重要な要素になりますその間隔は通信機能を備える移動体が周波数のドップラーシフトに十分に耐えられるように大きく設定したいところですしかしスペクトル効率を高めるために限られた周波数帯域内でより多くのシンボルを送信できるようにするためにはサブキャリアの間隔は小さく設定しなければなりませんエンコーディング技術とOFDM変調を組み合わせていることを指してCOFDM(coded OFDM)という用語が使われることがありますCOFDMは信号の減衰に対する高い耐性を備えていますまた前方誤り訂正(FEC)を適用することも可能ですそのためCOFDMを利用すれば移動体からビデオ信号を適切に送信できるようになりますエンコーディングを行うには信号の帯域幅を広くとる必要がありますがトレードオフを行う価値があると言えます

集積度の高いアナログデバイセズのR FトランシーバICにThe MathWorks社のモデルベース設計ツール 自動コード生成ツールと X i l i n x社の強力な「 Z y n q -7000 Al l Programmable SoC」を組み合わせれば従来に比べSDRシステムの設計検証テスト実装を効率的に行えるようになりますその結果無線システムの高性能化と開発期間の短縮を両立することが可能になります 7

Wi-Fiは最善の解なのか

Wi-F iを搭載したドローンは携帯電話やノート型パソコンといったモバイル機器に対し無線によって非常に簡単に接続することができますそのためWi-F iはドローンを非常に使いやすくする技術だと言えるでしょうしかしU AVアプリケーションにおけるワイヤレスビデオ伝送についてはF P G AとA D 9 3 6 1を組み合わせたソリューションを利用する場合の方がWi-F iを使用する場合よりも多くのメリットを得ることができますまず物理層についてはAD9361 AD9364を採用すれば迅速な周波数スイッチングと高速周波数ホッピングを利用することで干渉を防止することできます集積度の高いWi-Fiチップのほとんどは混雑した2 4GHz帯でも動作しますしかしそれらの製品はワイヤレス接続を安定させるために周波数帯を切り替える機能は備えていません

F P G AとA D 9 3 6 1を組み合わせたソリューションにはもう1つのメリットがありますそれは設計者が通信プロトコルを柔軟に定義 開発できることですWi-Fiの場合プロトコルは標準規格として定義されていますその中では全てのデータパケットで2ウェイのハン

ドシェイクを実行しなければならないと定められています各データパケットについては各パケットに含まれる512バイトの全てを問題なく受信したことを確認する必要がありますもし1バイトでも失われていたら512バイトの全てを再び送信しなければなりません 8

確かにこのようなプロトコルであればデータの信頼性を高めることができますしかしワイヤレスのデータリンクを再確立するには複雑な処理を行わなければならず相応の時間がかかります例えばT C P I Pは遅延が大きくビデオの伝送や制御をリアルタイムで行うことは困難ですこのことが原因でT C P I Pを利用するUAVは墜落の危険にさらされる可能性がありますそれに対しF P G AとA D 9 3 6 1を組み合わせたS D Rソリューションは1ウェイのデータストリームを採用していますつまり空中に浮かんでいるドローンからビデオ信号をテレビ放送のように送信できるということです実際リアルタイムのビデオ伝送を目標とするのであればパケットを再送する時間は許容できません

またWi-F iでは多くのアプリケーションに対して適切なレベルのセキュリティが提供されるわけではありませんそれに対しF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションでは暗号化用のアルゴリズムとユーザーが定義可能なプロトコルを利用することによりセキュリティ面での脅威をかなり抑えることができます

さらに1ウェイのデータストリーム配信であれば-Wi - F iの 2~ 3倍の通信距離に対応可能です 8 S D Rが提供する柔軟性によってデジタル変復調の調整を行うことで距離の要件を満たすことができますまた複雑な放射環境に応じてSN比を変更するように調整を行うことも可能です

まとめ

本稿ではF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションによって高精細のワイヤレスビデオ伝送を実現する場合に重要な意味を持つパラメータについて説明しましたこのソリューションを利用すれば俊敏な周波数スイッチングと高速周波数ホッピングによって安定性と信頼性の高いワイヤレスリンクを確立できますまた複雑化が進む伝送路における放射の影響を抑え墜落の可能性を低減することが可能になります加えてこのソリューションでは通信リンクの確立時間を短縮し遅延を抑えた接続を実現するために1ウェイの通信プロトコルを使用することができますこれにより柔軟性が高まります農業や電力線の検査サーベイランス(調査監視)といった産業用 民生用アプリケーションで成功を収めるには安定性と信頼性が高くセキュアな通信を実現することが不可欠です

参考文献

1 アナログデバイセズが提供するソフトウェア無線ソリューションAnalog Devices2 AD9361 データシートAnalog Devices3 AD9364 データシートAnalog Devices4 Ken Genti leアプリケーションノート AN-922「Dig-i ta l Pulse-Shaping Fi l te r Bas ics(デジタルパルス整形フィルタの基本)」Analog Devices

Analog Dialogue Volume 51 Number 1 9

著者

Wei Zhou(WeiZhouanalogcom)はアナログデバイセズのアプリケーションエンジニアです主にワイヤレスビデオ伝送やワイヤレス通信向けのRFトランシーバ製品とアプリケーションの設計 開発をサポートしています中国 北京にあるアナログデバイセズの中央アプリケーションセンターで5年間にわたってDDSPLL高速DACADCクロックなどの製品を担当してきました2006年に中国 武漢にある武漢大学で学士号を取得し2009年に中国 北京にある中国科学院で修士号を取得しています2009年から2011年までは航空宇宙技術に関連する企業でR F マイクロ波に対応する回路やシステムの設計技術者として勤務していました

Wei Zhou

5 Scot t R Bul lock「Transce iver and Sys tem Des ign for Dig i ta l Communica t ions 4 th ed i t ion(デジタル通信用のトランシーバとシステムの設計 第4版)」SciTech Pub-l i sh ing Edison NJ2014年6 E 5 0 5 2 B「S i g n a l S o u r c e A n a l y z e r A d v a n c e d P h a s e Noise and Trans ien t Measurement Techniques(シグナルソースアナライザ「E5052B」位相ノイズと過渡的事象の高度な計測技術)」Agi len t2007年

7 D i P u A n d r e i C o z m a To m H i l l「製造までの4つのステップモデルベース設計で実現するソフトウェア無線Part 1ADIXil inx社のSDR向けラピッドプロトタイピング用プラットフォーム――その機能メリット開発ツールについて学ぶ」Analog Dia logue 49-098 John Locke「Compar ing the DJI Phantom 4rsquos Light -br idge vs Yuneec Typhoon Hrsquos Wi-Fi (DJI Phantom 4のLigh tb r idgeとYuneec Typhoon HのWi-F iの比較)」Drone Compares

Analog Dialogue Volume 51 Number 110

Wei Zhou

SiPを採用したデータアクイジション用IC

高精度のシグナルチェーンの実装密度を向上著者Ryan Curran

Share on

力 広帯域幅 高入力インピーダンスのドライバ(ADCドライバ)低消費電力で安定性の高いリファレンス用のバッファ(リファレンスバッファ)高効率な電源管理ブロックを内蔵していますこれらシグナルチェーン用のコンポーネントがS i P技術によりデータアクイジション用のサブシステムとして統合されています

A D A Q 7 9 8 xはパッケージが 5 m m times 4 m mという小型のLGAですこの新たなスタイルのデバイスはデータアクイジションシステムの設計プロセスの簡素化に貢献しますADAQ798xで採用しているようなレベルでシステムの統合を図れば設計上の多くの問題が解決されますそれに加えA D A Q 7 9 8 xは構成が可能なA D Cドライバを内蔵しているため高い柔軟性も得られます例えばニーズに応じてゲインやコモンモードの調整が行えるといった具合です4種の電源電圧を使用することにより最高のシステム性能が得られますがデバイスの性能への影響を最小限に抑えつつ単電源で動作させることも可能ですADAQ798xは広範な分野のアプリケーションに対応できるだけの柔軟性を備えていますその一方で高いレベルでの統合も実現されています

ADAQ798xを開発するに当たりアナログデバイセズは設計上の問題の解決方法を見極めるためによくある設計ミスについて分析を行いましたその結果シグナルチェーンのレベルで生じる設計ミスは主にSAR ADCのリファレンス入力とアナログ入力という2つの部分に集中していることがわかりましたこれらの設計ミスの多くはAD変換性能に重大な影響を及ぼす周辺回路に関連するものでしたリファレンスの部分でよくあるミスとしてはリファレンス用のバイパスコンデンサの配置 レイアウトやサイズが不適切リファレンスソースの駆動能力が不十分リファレンスソースによって生じるノイズのスペクトル密度が過大といったことが挙げられますリファレンス部における不適切な設計はAD変換で誤差が生じる原因になる可能性がありますまたADCのアナログ入力部で見られる設計上の一般的な問題としてはA D Cドライバの選択を誤るA D Cとドライバの間に配置するフィルタの帯域幅を不適切な値に設定してしまうフィルタで使用するコンデンサの誘電物質の選択を誤るといったことが挙げられますこのようなシステムレベルの設計上の問題が組み合わさるとADCの変換性能が深刻なレベルまで低下してしまう可能性がありますADAQ798xの開発中にはこれらの問題への対処を目的としてさまざまな選択を行いました

先述したようにSAR ADCをベースとする変換システムにおいてデータシートに記載された性能を達成するには設計を行う際にいくつかの事柄について考慮しなければなりませんSAR ADCのリファレンスソースとアナログ入力ソースの特性は変換用のシグナルチェーンの設計を適切に行ううえで非常に重要です

具体的な用途が何であるかにかかわらず高精度のデータアクイジションシステムに対しては共通のニーズがありますそれは性能を維持したままシグナルチェーンの実装密度を高めることです多くのアプリケーションではADC-per-channe lのアプローチへの移行が進んでいますまたフォームファクタを変更することなく搭載するチャンネル数を増やそうという動きも加速していますそのためデータアクイジション用シグナルチェーンの設計者の多くはチャンネル密度に対して大きな関心を寄せていますさらに高精度のICの使い勝手を改善しデータシートに記載された性能をより容易に実現できるようにしてほしいという要望も高まっていますこれらの課題を解決するためにシグナルチェーン向けの I C製品としてS i P(S y s t e m i n Package)技術を適用したサブシステムが開発されるケースが増えています

サブシステムに関する上記の戦略に即しアナログデバイセズ(A D I)が開発した初のデータアクイジション用デバイスファミリーが「 A D A Q 7 9 8 x」ですA D A Q 7 9 8 xは分解能が 1 6ビットのA Dコンバータ(ADC)をベースとしたサブシステム製品です信号処理 コンディショニングに使用する4つの一般的な回路ブロックをS i P品として統合しておりさまざまなアプリケーションに対応することができますこの製品は最も重要な受動部品も内蔵していることからSAR(逐次比較型) A D Cを利用した従来のシグナルチェーンにおける設計上の問題の多くが排除されますそれらの受動部品はADAQ798xの仕様としてうたわれている性能を満たすためには不可欠な要素です

SAR A DCが使われている産業計測通信医療などの分野を見てみるとデータアクイジション用のシグナルチェーンを構成する一部の要素は用途にかかわらず共通していることがわかります逆にいくつかの部分はそれぞれの用途に特化したものとなっていますまた各シグナルチェーンにはさまざまな入力ソースやセンサーのアレイが使われることもわかりますそのため入力信号をADCに送出する前にさまざまなシグナルコンディショニングが適用されます多様な入力ソースが存在することから最大のダイナミックレンジを得るためにはシステムのフルスケールをそれぞれ異なる値に設定しなければなりませんまたリファレンスとしても異なる値が必要になる可能性もありますマルチチャンネルのアプリケーションではフロントエンドにマルチプレクサが配置されます電力の供給方法はアプリケーションに求められる主要な性能に応じて異なりますしかし多くのアプリケーションには共通して使用される部品があります「ADAQ7980」と「ADAQ7988」は「全ての能動部品はアナログデバイセズが提供する」というソリューションの一要素です高精度 低消費電力の16ビットSAR ADCADCの駆動に用いる低消費電

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 8: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 18

OFDMに対応する物理層

O F D Mは変調方式の1つですこの方式では高いデータレートで変調されたストリームを低速に変調されたサブキャリアに分割しますサブキャリアとしては近接する狭い帯域が使用されますこのような処理を行うことにより周波数フェージングに対する感度を下げることができますこの方式の短所はPAPR(Peak to Average Power Rat io)が高いこととキャリアのオフセットとドリフトに対して感度が高くなることですO F D Mは広帯域ワイヤレス通信の物理層で広く採用されていますOFDMを実現するための主要な技術としては I F F T F F T周波数同期サンプリング時間同期シンボル フレーム同期などが挙げられます IFFTF F TはF P G Aによってできるだけ高速に実行できるようにすべきですまたサブキャリアの間隔を決めることも非常に重要な要素になりますその間隔は通信機能を備える移動体が周波数のドップラーシフトに十分に耐えられるように大きく設定したいところですしかしスペクトル効率を高めるために限られた周波数帯域内でより多くのシンボルを送信できるようにするためにはサブキャリアの間隔は小さく設定しなければなりませんエンコーディング技術とOFDM変調を組み合わせていることを指してCOFDM(coded OFDM)という用語が使われることがありますCOFDMは信号の減衰に対する高い耐性を備えていますまた前方誤り訂正(FEC)を適用することも可能ですそのためCOFDMを利用すれば移動体からビデオ信号を適切に送信できるようになりますエンコーディングを行うには信号の帯域幅を広くとる必要がありますがトレードオフを行う価値があると言えます

集積度の高いアナログデバイセズのR FトランシーバICにThe MathWorks社のモデルベース設計ツール 自動コード生成ツールと X i l i n x社の強力な「 Z y n q -7000 Al l Programmable SoC」を組み合わせれば従来に比べSDRシステムの設計検証テスト実装を効率的に行えるようになりますその結果無線システムの高性能化と開発期間の短縮を両立することが可能になります 7

Wi-Fiは最善の解なのか

Wi-F iを搭載したドローンは携帯電話やノート型パソコンといったモバイル機器に対し無線によって非常に簡単に接続することができますそのためWi-F iはドローンを非常に使いやすくする技術だと言えるでしょうしかしU AVアプリケーションにおけるワイヤレスビデオ伝送についてはF P G AとA D 9 3 6 1を組み合わせたソリューションを利用する場合の方がWi-F iを使用する場合よりも多くのメリットを得ることができますまず物理層についてはAD9361 AD9364を採用すれば迅速な周波数スイッチングと高速周波数ホッピングを利用することで干渉を防止することできます集積度の高いWi-Fiチップのほとんどは混雑した2 4GHz帯でも動作しますしかしそれらの製品はワイヤレス接続を安定させるために周波数帯を切り替える機能は備えていません

F P G AとA D 9 3 6 1を組み合わせたソリューションにはもう1つのメリットがありますそれは設計者が通信プロトコルを柔軟に定義 開発できることですWi-Fiの場合プロトコルは標準規格として定義されていますその中では全てのデータパケットで2ウェイのハン

ドシェイクを実行しなければならないと定められています各データパケットについては各パケットに含まれる512バイトの全てを問題なく受信したことを確認する必要がありますもし1バイトでも失われていたら512バイトの全てを再び送信しなければなりません 8

確かにこのようなプロトコルであればデータの信頼性を高めることができますしかしワイヤレスのデータリンクを再確立するには複雑な処理を行わなければならず相応の時間がかかります例えばT C P I Pは遅延が大きくビデオの伝送や制御をリアルタイムで行うことは困難ですこのことが原因でT C P I Pを利用するUAVは墜落の危険にさらされる可能性がありますそれに対しF P G AとA D 9 3 6 1を組み合わせたS D Rソリューションは1ウェイのデータストリームを採用していますつまり空中に浮かんでいるドローンからビデオ信号をテレビ放送のように送信できるということです実際リアルタイムのビデオ伝送を目標とするのであればパケットを再送する時間は許容できません

またWi-F iでは多くのアプリケーションに対して適切なレベルのセキュリティが提供されるわけではありませんそれに対しF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションでは暗号化用のアルゴリズムとユーザーが定義可能なプロトコルを利用することによりセキュリティ面での脅威をかなり抑えることができます

さらに1ウェイのデータストリーム配信であれば-Wi - F iの 2~ 3倍の通信距離に対応可能です 8 S D Rが提供する柔軟性によってデジタル変復調の調整を行うことで距離の要件を満たすことができますまた複雑な放射環境に応じてSN比を変更するように調整を行うことも可能です

まとめ

本稿ではF P G AとA D 9 3 6 1 A D 9 3 6 4を組み合わせたソリューションによって高精細のワイヤレスビデオ伝送を実現する場合に重要な意味を持つパラメータについて説明しましたこのソリューションを利用すれば俊敏な周波数スイッチングと高速周波数ホッピングによって安定性と信頼性の高いワイヤレスリンクを確立できますまた複雑化が進む伝送路における放射の影響を抑え墜落の可能性を低減することが可能になります加えてこのソリューションでは通信リンクの確立時間を短縮し遅延を抑えた接続を実現するために1ウェイの通信プロトコルを使用することができますこれにより柔軟性が高まります農業や電力線の検査サーベイランス(調査監視)といった産業用 民生用アプリケーションで成功を収めるには安定性と信頼性が高くセキュアな通信を実現することが不可欠です

参考文献

1 アナログデバイセズが提供するソフトウェア無線ソリューションAnalog Devices2 AD9361 データシートAnalog Devices3 AD9364 データシートAnalog Devices4 Ken Genti leアプリケーションノート AN-922「Dig-i ta l Pulse-Shaping Fi l te r Bas ics(デジタルパルス整形フィルタの基本)」Analog Devices

Analog Dialogue Volume 51 Number 1 9

著者

Wei Zhou(WeiZhouanalogcom)はアナログデバイセズのアプリケーションエンジニアです主にワイヤレスビデオ伝送やワイヤレス通信向けのRFトランシーバ製品とアプリケーションの設計 開発をサポートしています中国 北京にあるアナログデバイセズの中央アプリケーションセンターで5年間にわたってDDSPLL高速DACADCクロックなどの製品を担当してきました2006年に中国 武漢にある武漢大学で学士号を取得し2009年に中国 北京にある中国科学院で修士号を取得しています2009年から2011年までは航空宇宙技術に関連する企業でR F マイクロ波に対応する回路やシステムの設計技術者として勤務していました

Wei Zhou

5 Scot t R Bul lock「Transce iver and Sys tem Des ign for Dig i ta l Communica t ions 4 th ed i t ion(デジタル通信用のトランシーバとシステムの設計 第4版)」SciTech Pub-l i sh ing Edison NJ2014年6 E 5 0 5 2 B「S i g n a l S o u r c e A n a l y z e r A d v a n c e d P h a s e Noise and Trans ien t Measurement Techniques(シグナルソースアナライザ「E5052B」位相ノイズと過渡的事象の高度な計測技術)」Agi len t2007年

7 D i P u A n d r e i C o z m a To m H i l l「製造までの4つのステップモデルベース設計で実現するソフトウェア無線Part 1ADIXil inx社のSDR向けラピッドプロトタイピング用プラットフォーム――その機能メリット開発ツールについて学ぶ」Analog Dia logue 49-098 John Locke「Compar ing the DJI Phantom 4rsquos Light -br idge vs Yuneec Typhoon Hrsquos Wi-Fi (DJI Phantom 4のLigh tb r idgeとYuneec Typhoon HのWi-F iの比較)」Drone Compares

Analog Dialogue Volume 51 Number 110

Wei Zhou

SiPを採用したデータアクイジション用IC

高精度のシグナルチェーンの実装密度を向上著者Ryan Curran

Share on

力 広帯域幅 高入力インピーダンスのドライバ(ADCドライバ)低消費電力で安定性の高いリファレンス用のバッファ(リファレンスバッファ)高効率な電源管理ブロックを内蔵していますこれらシグナルチェーン用のコンポーネントがS i P技術によりデータアクイジション用のサブシステムとして統合されています

A D A Q 7 9 8 xはパッケージが 5 m m times 4 m mという小型のLGAですこの新たなスタイルのデバイスはデータアクイジションシステムの設計プロセスの簡素化に貢献しますADAQ798xで採用しているようなレベルでシステムの統合を図れば設計上の多くの問題が解決されますそれに加えA D A Q 7 9 8 xは構成が可能なA D Cドライバを内蔵しているため高い柔軟性も得られます例えばニーズに応じてゲインやコモンモードの調整が行えるといった具合です4種の電源電圧を使用することにより最高のシステム性能が得られますがデバイスの性能への影響を最小限に抑えつつ単電源で動作させることも可能ですADAQ798xは広範な分野のアプリケーションに対応できるだけの柔軟性を備えていますその一方で高いレベルでの統合も実現されています

ADAQ798xを開発するに当たりアナログデバイセズは設計上の問題の解決方法を見極めるためによくある設計ミスについて分析を行いましたその結果シグナルチェーンのレベルで生じる設計ミスは主にSAR ADCのリファレンス入力とアナログ入力という2つの部分に集中していることがわかりましたこれらの設計ミスの多くはAD変換性能に重大な影響を及ぼす周辺回路に関連するものでしたリファレンスの部分でよくあるミスとしてはリファレンス用のバイパスコンデンサの配置 レイアウトやサイズが不適切リファレンスソースの駆動能力が不十分リファレンスソースによって生じるノイズのスペクトル密度が過大といったことが挙げられますリファレンス部における不適切な設計はAD変換で誤差が生じる原因になる可能性がありますまたADCのアナログ入力部で見られる設計上の一般的な問題としてはA D Cドライバの選択を誤るA D Cとドライバの間に配置するフィルタの帯域幅を不適切な値に設定してしまうフィルタで使用するコンデンサの誘電物質の選択を誤るといったことが挙げられますこのようなシステムレベルの設計上の問題が組み合わさるとADCの変換性能が深刻なレベルまで低下してしまう可能性がありますADAQ798xの開発中にはこれらの問題への対処を目的としてさまざまな選択を行いました

先述したようにSAR ADCをベースとする変換システムにおいてデータシートに記載された性能を達成するには設計を行う際にいくつかの事柄について考慮しなければなりませんSAR ADCのリファレンスソースとアナログ入力ソースの特性は変換用のシグナルチェーンの設計を適切に行ううえで非常に重要です

具体的な用途が何であるかにかかわらず高精度のデータアクイジションシステムに対しては共通のニーズがありますそれは性能を維持したままシグナルチェーンの実装密度を高めることです多くのアプリケーションではADC-per-channe lのアプローチへの移行が進んでいますまたフォームファクタを変更することなく搭載するチャンネル数を増やそうという動きも加速していますそのためデータアクイジション用シグナルチェーンの設計者の多くはチャンネル密度に対して大きな関心を寄せていますさらに高精度のICの使い勝手を改善しデータシートに記載された性能をより容易に実現できるようにしてほしいという要望も高まっていますこれらの課題を解決するためにシグナルチェーン向けの I C製品としてS i P(S y s t e m i n Package)技術を適用したサブシステムが開発されるケースが増えています

サブシステムに関する上記の戦略に即しアナログデバイセズ(A D I)が開発した初のデータアクイジション用デバイスファミリーが「 A D A Q 7 9 8 x」ですA D A Q 7 9 8 xは分解能が 1 6ビットのA Dコンバータ(ADC)をベースとしたサブシステム製品です信号処理 コンディショニングに使用する4つの一般的な回路ブロックをS i P品として統合しておりさまざまなアプリケーションに対応することができますこの製品は最も重要な受動部品も内蔵していることからSAR(逐次比較型) A D Cを利用した従来のシグナルチェーンにおける設計上の問題の多くが排除されますそれらの受動部品はADAQ798xの仕様としてうたわれている性能を満たすためには不可欠な要素です

SAR A DCが使われている産業計測通信医療などの分野を見てみるとデータアクイジション用のシグナルチェーンを構成する一部の要素は用途にかかわらず共通していることがわかります逆にいくつかの部分はそれぞれの用途に特化したものとなっていますまた各シグナルチェーンにはさまざまな入力ソースやセンサーのアレイが使われることもわかりますそのため入力信号をADCに送出する前にさまざまなシグナルコンディショニングが適用されます多様な入力ソースが存在することから最大のダイナミックレンジを得るためにはシステムのフルスケールをそれぞれ異なる値に設定しなければなりませんまたリファレンスとしても異なる値が必要になる可能性もありますマルチチャンネルのアプリケーションではフロントエンドにマルチプレクサが配置されます電力の供給方法はアプリケーションに求められる主要な性能に応じて異なりますしかし多くのアプリケーションには共通して使用される部品があります「ADAQ7980」と「ADAQ7988」は「全ての能動部品はアナログデバイセズが提供する」というソリューションの一要素です高精度 低消費電力の16ビットSAR ADCADCの駆動に用いる低消費電

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 9: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 1 9

著者

Wei Zhou(WeiZhouanalogcom)はアナログデバイセズのアプリケーションエンジニアです主にワイヤレスビデオ伝送やワイヤレス通信向けのRFトランシーバ製品とアプリケーションの設計 開発をサポートしています中国 北京にあるアナログデバイセズの中央アプリケーションセンターで5年間にわたってDDSPLL高速DACADCクロックなどの製品を担当してきました2006年に中国 武漢にある武漢大学で学士号を取得し2009年に中国 北京にある中国科学院で修士号を取得しています2009年から2011年までは航空宇宙技術に関連する企業でR F マイクロ波に対応する回路やシステムの設計技術者として勤務していました

Wei Zhou

5 Scot t R Bul lock「Transce iver and Sys tem Des ign for Dig i ta l Communica t ions 4 th ed i t ion(デジタル通信用のトランシーバとシステムの設計 第4版)」SciTech Pub-l i sh ing Edison NJ2014年6 E 5 0 5 2 B「S i g n a l S o u r c e A n a l y z e r A d v a n c e d P h a s e Noise and Trans ien t Measurement Techniques(シグナルソースアナライザ「E5052B」位相ノイズと過渡的事象の高度な計測技術)」Agi len t2007年

7 D i P u A n d r e i C o z m a To m H i l l「製造までの4つのステップモデルベース設計で実現するソフトウェア無線Part 1ADIXil inx社のSDR向けラピッドプロトタイピング用プラットフォーム――その機能メリット開発ツールについて学ぶ」Analog Dia logue 49-098 John Locke「Compar ing the DJI Phantom 4rsquos Light -br idge vs Yuneec Typhoon Hrsquos Wi-Fi (DJI Phantom 4のLigh tb r idgeとYuneec Typhoon HのWi-F iの比較)」Drone Compares

Analog Dialogue Volume 51 Number 110

Wei Zhou

SiPを採用したデータアクイジション用IC

高精度のシグナルチェーンの実装密度を向上著者Ryan Curran

Share on

力 広帯域幅 高入力インピーダンスのドライバ(ADCドライバ)低消費電力で安定性の高いリファレンス用のバッファ(リファレンスバッファ)高効率な電源管理ブロックを内蔵していますこれらシグナルチェーン用のコンポーネントがS i P技術によりデータアクイジション用のサブシステムとして統合されています

A D A Q 7 9 8 xはパッケージが 5 m m times 4 m mという小型のLGAですこの新たなスタイルのデバイスはデータアクイジションシステムの設計プロセスの簡素化に貢献しますADAQ798xで採用しているようなレベルでシステムの統合を図れば設計上の多くの問題が解決されますそれに加えA D A Q 7 9 8 xは構成が可能なA D Cドライバを内蔵しているため高い柔軟性も得られます例えばニーズに応じてゲインやコモンモードの調整が行えるといった具合です4種の電源電圧を使用することにより最高のシステム性能が得られますがデバイスの性能への影響を最小限に抑えつつ単電源で動作させることも可能ですADAQ798xは広範な分野のアプリケーションに対応できるだけの柔軟性を備えていますその一方で高いレベルでの統合も実現されています

ADAQ798xを開発するに当たりアナログデバイセズは設計上の問題の解決方法を見極めるためによくある設計ミスについて分析を行いましたその結果シグナルチェーンのレベルで生じる設計ミスは主にSAR ADCのリファレンス入力とアナログ入力という2つの部分に集中していることがわかりましたこれらの設計ミスの多くはAD変換性能に重大な影響を及ぼす周辺回路に関連するものでしたリファレンスの部分でよくあるミスとしてはリファレンス用のバイパスコンデンサの配置 レイアウトやサイズが不適切リファレンスソースの駆動能力が不十分リファレンスソースによって生じるノイズのスペクトル密度が過大といったことが挙げられますリファレンス部における不適切な設計はAD変換で誤差が生じる原因になる可能性がありますまたADCのアナログ入力部で見られる設計上の一般的な問題としてはA D Cドライバの選択を誤るA D Cとドライバの間に配置するフィルタの帯域幅を不適切な値に設定してしまうフィルタで使用するコンデンサの誘電物質の選択を誤るといったことが挙げられますこのようなシステムレベルの設計上の問題が組み合わさるとADCの変換性能が深刻なレベルまで低下してしまう可能性がありますADAQ798xの開発中にはこれらの問題への対処を目的としてさまざまな選択を行いました

先述したようにSAR ADCをベースとする変換システムにおいてデータシートに記載された性能を達成するには設計を行う際にいくつかの事柄について考慮しなければなりませんSAR ADCのリファレンスソースとアナログ入力ソースの特性は変換用のシグナルチェーンの設計を適切に行ううえで非常に重要です

具体的な用途が何であるかにかかわらず高精度のデータアクイジションシステムに対しては共通のニーズがありますそれは性能を維持したままシグナルチェーンの実装密度を高めることです多くのアプリケーションではADC-per-channe lのアプローチへの移行が進んでいますまたフォームファクタを変更することなく搭載するチャンネル数を増やそうという動きも加速していますそのためデータアクイジション用シグナルチェーンの設計者の多くはチャンネル密度に対して大きな関心を寄せていますさらに高精度のICの使い勝手を改善しデータシートに記載された性能をより容易に実現できるようにしてほしいという要望も高まっていますこれらの課題を解決するためにシグナルチェーン向けの I C製品としてS i P(S y s t e m i n Package)技術を適用したサブシステムが開発されるケースが増えています

サブシステムに関する上記の戦略に即しアナログデバイセズ(A D I)が開発した初のデータアクイジション用デバイスファミリーが「 A D A Q 7 9 8 x」ですA D A Q 7 9 8 xは分解能が 1 6ビットのA Dコンバータ(ADC)をベースとしたサブシステム製品です信号処理 コンディショニングに使用する4つの一般的な回路ブロックをS i P品として統合しておりさまざまなアプリケーションに対応することができますこの製品は最も重要な受動部品も内蔵していることからSAR(逐次比較型) A D Cを利用した従来のシグナルチェーンにおける設計上の問題の多くが排除されますそれらの受動部品はADAQ798xの仕様としてうたわれている性能を満たすためには不可欠な要素です

SAR A DCが使われている産業計測通信医療などの分野を見てみるとデータアクイジション用のシグナルチェーンを構成する一部の要素は用途にかかわらず共通していることがわかります逆にいくつかの部分はそれぞれの用途に特化したものとなっていますまた各シグナルチェーンにはさまざまな入力ソースやセンサーのアレイが使われることもわかりますそのため入力信号をADCに送出する前にさまざまなシグナルコンディショニングが適用されます多様な入力ソースが存在することから最大のダイナミックレンジを得るためにはシステムのフルスケールをそれぞれ異なる値に設定しなければなりませんまたリファレンスとしても異なる値が必要になる可能性もありますマルチチャンネルのアプリケーションではフロントエンドにマルチプレクサが配置されます電力の供給方法はアプリケーションに求められる主要な性能に応じて異なりますしかし多くのアプリケーションには共通して使用される部品があります「ADAQ7980」と「ADAQ7988」は「全ての能動部品はアナログデバイセズが提供する」というソリューションの一要素です高精度 低消費電力の16ビットSAR ADCADCの駆動に用いる低消費電

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 10: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 110

Wei Zhou

SiPを採用したデータアクイジション用IC

高精度のシグナルチェーンの実装密度を向上著者Ryan Curran

Share on

力 広帯域幅 高入力インピーダンスのドライバ(ADCドライバ)低消費電力で安定性の高いリファレンス用のバッファ(リファレンスバッファ)高効率な電源管理ブロックを内蔵していますこれらシグナルチェーン用のコンポーネントがS i P技術によりデータアクイジション用のサブシステムとして統合されています

A D A Q 7 9 8 xはパッケージが 5 m m times 4 m mという小型のLGAですこの新たなスタイルのデバイスはデータアクイジションシステムの設計プロセスの簡素化に貢献しますADAQ798xで採用しているようなレベルでシステムの統合を図れば設計上の多くの問題が解決されますそれに加えA D A Q 7 9 8 xは構成が可能なA D Cドライバを内蔵しているため高い柔軟性も得られます例えばニーズに応じてゲインやコモンモードの調整が行えるといった具合です4種の電源電圧を使用することにより最高のシステム性能が得られますがデバイスの性能への影響を最小限に抑えつつ単電源で動作させることも可能ですADAQ798xは広範な分野のアプリケーションに対応できるだけの柔軟性を備えていますその一方で高いレベルでの統合も実現されています

ADAQ798xを開発するに当たりアナログデバイセズは設計上の問題の解決方法を見極めるためによくある設計ミスについて分析を行いましたその結果シグナルチェーンのレベルで生じる設計ミスは主にSAR ADCのリファレンス入力とアナログ入力という2つの部分に集中していることがわかりましたこれらの設計ミスの多くはAD変換性能に重大な影響を及ぼす周辺回路に関連するものでしたリファレンスの部分でよくあるミスとしてはリファレンス用のバイパスコンデンサの配置 レイアウトやサイズが不適切リファレンスソースの駆動能力が不十分リファレンスソースによって生じるノイズのスペクトル密度が過大といったことが挙げられますリファレンス部における不適切な設計はAD変換で誤差が生じる原因になる可能性がありますまたADCのアナログ入力部で見られる設計上の一般的な問題としてはA D Cドライバの選択を誤るA D Cとドライバの間に配置するフィルタの帯域幅を不適切な値に設定してしまうフィルタで使用するコンデンサの誘電物質の選択を誤るといったことが挙げられますこのようなシステムレベルの設計上の問題が組み合わさるとADCの変換性能が深刻なレベルまで低下してしまう可能性がありますADAQ798xの開発中にはこれらの問題への対処を目的としてさまざまな選択を行いました

先述したようにSAR ADCをベースとする変換システムにおいてデータシートに記載された性能を達成するには設計を行う際にいくつかの事柄について考慮しなければなりませんSAR ADCのリファレンスソースとアナログ入力ソースの特性は変換用のシグナルチェーンの設計を適切に行ううえで非常に重要です

具体的な用途が何であるかにかかわらず高精度のデータアクイジションシステムに対しては共通のニーズがありますそれは性能を維持したままシグナルチェーンの実装密度を高めることです多くのアプリケーションではADC-per-channe lのアプローチへの移行が進んでいますまたフォームファクタを変更することなく搭載するチャンネル数を増やそうという動きも加速していますそのためデータアクイジション用シグナルチェーンの設計者の多くはチャンネル密度に対して大きな関心を寄せていますさらに高精度のICの使い勝手を改善しデータシートに記載された性能をより容易に実現できるようにしてほしいという要望も高まっていますこれらの課題を解決するためにシグナルチェーン向けの I C製品としてS i P(S y s t e m i n Package)技術を適用したサブシステムが開発されるケースが増えています

サブシステムに関する上記の戦略に即しアナログデバイセズ(A D I)が開発した初のデータアクイジション用デバイスファミリーが「 A D A Q 7 9 8 x」ですA D A Q 7 9 8 xは分解能が 1 6ビットのA Dコンバータ(ADC)をベースとしたサブシステム製品です信号処理 コンディショニングに使用する4つの一般的な回路ブロックをS i P品として統合しておりさまざまなアプリケーションに対応することができますこの製品は最も重要な受動部品も内蔵していることからSAR(逐次比較型) A D Cを利用した従来のシグナルチェーンにおける設計上の問題の多くが排除されますそれらの受動部品はADAQ798xの仕様としてうたわれている性能を満たすためには不可欠な要素です

SAR A DCが使われている産業計測通信医療などの分野を見てみるとデータアクイジション用のシグナルチェーンを構成する一部の要素は用途にかかわらず共通していることがわかります逆にいくつかの部分はそれぞれの用途に特化したものとなっていますまた各シグナルチェーンにはさまざまな入力ソースやセンサーのアレイが使われることもわかりますそのため入力信号をADCに送出する前にさまざまなシグナルコンディショニングが適用されます多様な入力ソースが存在することから最大のダイナミックレンジを得るためにはシステムのフルスケールをそれぞれ異なる値に設定しなければなりませんまたリファレンスとしても異なる値が必要になる可能性もありますマルチチャンネルのアプリケーションではフロントエンドにマルチプレクサが配置されます電力の供給方法はアプリケーションに求められる主要な性能に応じて異なりますしかし多くのアプリケーションには共通して使用される部品があります「ADAQ7980」と「ADAQ7988」は「全ての能動部品はアナログデバイセズが提供する」というソリューションの一要素です高精度 低消費電力の16ビットSAR ADCADCの駆動に用いる低消費電

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 11: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 1 11

通常SAR ADCは低インピーダンスのリファレンスソースと容量値が大きく適切に配置されたデカップリングコンデンサを必要としますそのバイパスコンデンサはSAR方式の変換におけるビットトライアルの最中にA D Cが消費した電荷を補充するために使用されますつまり同コンデンサはSAR部のアレイに使用されるADCの外部部品だと考えることができますまたADCは入力を適切にセトリングして求められる分解能を得るために十分なノイズ性能と帯域幅を備えたアナログ入力ソースを必要とします図1にADAQ798xのブロック図を示しました

A DC

REFREF_OUT

LDO_OUT

LDO PD_LDO22 microF10 microF

18 nF

GNDADCN

VDD

IN+

INndash

ADCP

VIOSDISCKSDOCNV

34線インターフェースSPIデイジーチェーン CS

20 Ω

V +

V ndash PD_AMP

PD_REF

図1 A D A Q 7 9 8 xのブロック図

図1が示すようにADAQ798xはリファレンスバッファとそれに対応する 1 0 μ Fのデカップリングコンデンサを備えていますこのデカップリングコンデンサはA D Cのリファレンス入力に近接する理想的な位置に配置されていますこのように配置する目的はデカップリングコンデンサとSAR部のコンデンサアレイの間に存在する全ての寄生インピーダンスを低減することですこの経路のインピーダンスは変換処理の一部としてコンデンサがSARアレイに瞬時に電荷を供給して再分配できるようにできるだけ低くすべきです同様にリファレンスバッファとデカップリングコンデンサの間の配線抵抗も低く抑えられています配線の寸法(長さ太さ)は変換時にゲイン誤差が生じない程度の電圧降下しか発生せずリファレンスバッファを安定に保てる抵抗値になるように決められていますリファレンス信号をバッファリングするために使用するアンプはユニティゲインに設定されています従来SAR ADCのリファレンス入力部ではスイッチドキャパシタが負荷になっていましたがこのユニティゲインのアンプにより外部のリファレンスソースに対して高インピーダンスの入力部が提供されることになりますそのためA D A Q 7 9 8 xを使用する場合には低消費電力でバッファを備えていないリファレンスによってリファレンス入力ピン(REF)を駆動することができますまた高い入力インピーダンスが提供されることからユーザーはプリント回路基板におけるリファレンス入力の位置を柔軟に決めることが可能になりますA D A Q 7 9 8 xは十分に調整されたリファレンスバッファを内蔵するSiP製品ですこれを使用すればリファレンスソースの配置に関する制約も大きく緩和されますリファレンスバッファのみを内蔵しリファレンスソース自体は内蔵していないことからユーザーはリファレンスの値を広い範囲から自由に選択できますまたリファレンスの値を調整することでA D Cをフルスケールの電圧で使用できるためシステムのダイナミックレンジを最大化することが可能になります

A D A Q 7 9 8 xはA D CドライバならびにそれとA D Cの入力部の間に配置するローパスフィルタも備えています求められる性能を得るためにはフィルタの帯域幅を適切に選択することが重要ですこの帯域幅はセトリング時間と高速ADCドライバからの広帯域ノイズに対するフィルタリングの度合いのトレードオフによって決まりますADCの入力ノードに乱れがあるとADCのアクイジション時間内に分解能に対して十分なレベルまでセトリングすることができませんSAR ADCが変換処理を実行している時ADCの入力部は外部の入力ソースから切り離されます変換を実行している間にはADCに対する入力の電位が変動する可能性がありますしかし変換の終了時にはSAR部のコンデンサアレイの電圧は変換の開始時と本質的に同じになりますADCがアクイジション(トラック)モードに戻った時SAR部のコンデンサアレイにロードされた電荷はADCの入力部に現れますその容量は外部のローパスフィルタのコンデンサと並列に存在していることになりますこれらのコンデンサの電圧は異なりますが全てのコンデンサの電圧におけるバランスをとるように電荷の再分配が行われますこれはADCの入力部で電圧ステップとして現れますこの電圧ステップはアクイジション時間の間にセトリングされなければなりませんワーストケースの電圧ステップはADCがフルスケールで変化した時に生じますこのような状況は入力が多重化されたシステムで発生する可能性がありますこの電圧ステップは外部のコンデンサの容量とSAR部の容量の比に対応して減衰しますADAQ798xは1800pFのコンデンサを使用して構成したローパスフィルタを内蔵していますリファレンス電圧が5Vの場合ADCの入力部に現れる最大電圧ステップは次式で求められます

VSTEP = 739 mV= =5 V times CSARCEXT + CSAR

5 V times 27 pF1800 pF + 27 pF

この電圧ステップを290nsの最小アクイジション時間の間にセトリングしなければなりませんそのために必要な時定数はステップの大きさとセトリング誤差の比の自然対数をとることで求められますセトリング誤差の値としては12LSBが選ばれますしたがって時定数の数(number of t ime cons tants)は次式で求められます

[時定数の数] = ln ln 757= =VSTEPVhalf_LSB

739 mV5 V

216 + 1( ) ( )

時定数の数がわかっている時RC(抵抗 ‐コンデンサ)構成のローパスフィルタの時定数 τは次式によって決まります

[最小アクイジション時間][時定数の数]τ = = =290 ns

757 383 ns

このτの値を使用することにより次式によってフィルタの帯域幅を決定することができます

[RCフィルタの帯域幅] = 415 MHz= =12 times times τ

12 times times 383 ns

多少のマージンを加えつつ標準的な値の部品を使用するためにADAQ798xは20Ωの抵抗と1800pFのコンデンサで構成したフィルタを内蔵していますこのフィルタの帯域幅は442MHzですこれによりADCのアクイジション時間の間に起こりうる最大の電圧ステップをセトリングすることができます

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 12: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer

Analog Dialogue Volume 51 Number 112

底面図上面図

側面図

208198188

165 REF

036203320302

045040035

030025020

410400390

510500490

1番ピンのコーナー

1

5

612

13

17

18 24

050BSC

010REF

200 REF

300 REF

1番ピンを示すマーク

図 2 A D A Q 7 9 8 xのパッケージの外形図

また計算によって求めたフィルタの帯域幅はノイズに対するフィルタ処理とセトリングの間で行ったトレードオフの着地点でもあります確実にセトリングするために必要でなおかつ最小に近い帯域幅を選択することにより受動型ローパスフィルタによるノイズの削減効果を最大化することができます

SAR ADCがアクイジションモードに戻る際に発生する電圧ステップはフィルタのセトリングを制限する要因になりますただフィルタは1μsの最小変換時間内にマルチプレクサにおけるフルスケールのステップから変化した実際の電圧を十分にセトリングする能力を備えていますフルスケールのステップを12LSBにセトリングするには1178という時定数の数が必要ですこれはN+1の量子化レベルの自然対数をとることによって求められますこのケースであれば2 17つまりは131072というコードです時定数当たり383nsで時定数の数が1178ということは約450nsになりますこれなら変換時間の1μsと比べて全く問題にはなりませんここではマルチプレクサのチャンネルは変換の開始後に直接切り替えられると仮定しています

適切な変換が行えるようにシグナルチェーンの性能を保証するうえではADCドライバの帯域幅も非常に重要な要素となりますユニティゲインではセトリングを制限する要因は電圧ステップですADCがアクイジションモードに戻る際に290ns以内でセトリングする必要がありますしたがってアンプに関しては小信号に対する帯域幅が最も重要な仕様になりますマルチプレクサにおけるフルスケールのステップを最小の変換時間である1μs内にセトリングするためにADCドライバの大信号に対する帯域幅は1μs以内で11 78の時定数の数を達成できるようにしなければなりません

変換用のシグナルチェーンに対しADCドライバが多くのノイズを加えるようなことがあってはなりません

サブシステム全体のノイズ性能はADCのノイズADCドライバのノイズリファレンスバッファのノイズの二乗和(RSS root -sum-square)として求められます大きなバイパスコンデンサによってリファレンス回路の帯域幅が制限されるためリファレンスバッファのノイズはRSSの算出時には無視することができますユニティゲインに設定されたADCドライバにおけるノイズの目標値はADCのノイズの1 3以下になるようにします具体的にはADCドライバの仕様はノイズスペクトル密度が5 2nVradicHzになるように定められていますシステム全体のノイズを求めるにはADCドライバのノイズスペクトル密度を次式によってμV rmsを単位とする値に変換する必要があります

vnrms 137 microV rms=

vnrms[ノイズのゲイン]

[RCフィルタの帯域幅]

times = (1) times times= times enrms times2

52nV

radicHz 442 MHztimes2

A D Cのダイナミックレンジの仕様は 5 Vのリファレンスを使用した場合で 9 2 d B(代表値)となっていますADCのノイズフロアは次式で求められます

[ADCのノイズフロア] = Vfull-scalerms times 10ndashDR 444 microV rms times 10ndash92= =52radic2

20 20

ADCドライバのノイズフロアは137μV rmsですこれは目標であるADCのノイズの13を下回っていますシステム全体のダイナミックレンジはユニティゲインに設定されたADCドライバのノイズが加わることで92dBから916dBに低下しますADCドライバがシステムのノイズに及ぼす影響は限られています

そのためサンプルレートが低い(つまりアクイジション時間とセトリング時間が長い)アプリケーションではローパスフィルタの帯域幅を変更する必要はありません

Analog Dialogue Volume 51 Number 1 13

能動コンポーネントとオープンな市場で一般的に提供されている受動コンポーネントで構成したものであることを示していますラミネートの配線はインピーダンスを調整しクロストークの影響を除去するように設計されていますこれら全ての設計 組み立て技術を導入した結果個々のコンポーネントを使用して設計する場合と比べてプリント回路上の実装面積を最大で50削減可能な製品を開発することができたのです

図 3 A D A Q 7 9 8 xの3次元アセンブリモデル

ADAQ798xを使用するメリットは実装面積を削減できることだけではありませんシグナルチェーンにおいて求められる性能を得られる可能性が高くなりシステムを再設計するリスクも軽減されます結果的に開発期間を短縮し開発コストを削減することが可能になりますまたシステムにおける部品構成も簡素化されシステムのより多くの部分が1つのデータシートで網羅されるようになりますこのS i P製品は堅牢性が高く産業分野の厳しい環境にも耐えられるように設計されています各種の認証も取得済みですまた優れた品質評価を経て -55~125の温度範囲に対応できることが保証されていますADAQ798xはシグナルチェーンに対して性能面で妥協することなく集積度と柔軟性を優れたバランスで提供します

著者

Ryan Cur ran( ryan cur rananalog com)はアナログデバイセズの高精度コンバータ部門に所属する製品アプリケーションエンジニアです2005年に入社して以来SAR方式のADCを担当しています米メイン州オロノのメイン大学で電気工学理学士の学位を取得しています現在はマサチューセッツ大学アマースト校のアイゼンバーグスクールオブマネジメントで経営学修士の学位取得を目指しています

Ryan Curran

ユニティゲインのフィルタの帯域幅を狭くすることで期待できる最大の効果は0 4dBのダイナミックレンジの損失を取り戻せることですしかし帯域幅を狭くするためにフィルタの抵抗を大きくするとTHD性能に悪影響が及ぶ可能性がありますまたADCドライバによってより大きな容量性負荷を駆動するのが難しくなるかもしれません追加のフィルタ処理が必要になった場合にはフィルタ処理によるメリットが得られるようにADCドライバを構成することができます

ADAQ798xは25V出力低ノイズCMOSプロセスのLDO(低ドロップアウト)レギュレータを内蔵していますSAR ADC製品の中には許容誤差の少ない25Vの電源を必要とするものがありますその種の製品を使用する場合25Vの電源レールが存在しないシステムではそのADC用に25Vを用意する必要がありますこれに対しADAQ798xはLDOを内蔵しているのでシステムの電源構成を大幅に簡素化できますこのLDOへの入力はA D Cの電源電圧として供給されますA D Cは実際にはLDOの出力によって動作しますこのような構成であることからADAQ798xはより広範な電源電圧を利用できることになりますまたそれによりさらなる簡素化がもたらされます加えてアンプの正電源をLDOの入力として使用することで単電源のシステムを構築できます電源電圧は性能や消費電力が最適化されるように選択することができますさらにADAQ798xはフルパワーダウン機能も備えています電源の構成に柔軟性があることからADAQ798xのユーザーはアプリケーションに応じて最適なトレードオフを行うことができます

ADAQ798xは外形寸法が5mmtimes4mmtimes2mmのパッケージを採用しています4層ラミネートの厚さは0 35mmモールドキャップの厚さは1 65mmですADAQ798xのオーバーモールド封止パッケージでは封止成形される一般的な ICと同様にフルモールドコンパウンドとアンダーフィルが注入されますユーザーには24個の I Oパッドを備えるラミネートLGAとして提供されます図2にADAQ798xのパッケージの外形図を示しました一方図3に示したのは封止成形やモールドコンパウンドのない状態のADAQ798xを表すアセンブリモデルですこの図はADAQ798xがアナログデバイセズの

この著者が執筆した他の技術文書

組成分析のためにRF信号をビットデータに変換位相振幅のデータを高精度で取得

Analog Dialogue 48-10

Analog Dialogue Volume 51 Number 114

アナログデバイセズに寄せられた珍問難問集 Issue 137サイコな ADC著者David Buchanan

Share on

相談者から寄せられた内容はFFTの結果がおかしいだけでなく一定しないということでしたこの現象は最初に私が推定した原因とも辻褄が合いましたそれはクロックソースがオフになっているか接続されていないためコンバータの入力サンプルクロックレシーバが自己発振しているということですこのような現象はクロックを接続しているケーブルに接触不良があったり信号パス内の部品の動作に異常があったりする場合にも発生します同じような結果は何度も見てきているのですでに述べたようにこのような現象の解決に長い時間はかかりませんこのような動作状態で見られるその他のFFTの結果の例を図2に示します

ほとんどすべてのアプリケーションでサンプルクロック入力を単一周波数にしたいと思うでしょう位相ノイズや熱ノイズ不安定な周波数あるいは不要な周波数成分などによる変動があると周波数領域におけるサンプルクロックとアナログ入力信号間の予想される関係が損なわれてしまいますわずかな位相ノイズやクロック変調が入力信号のサンプル時にそれらの信号をどのように歪ませるかに関してはいくつか一般的な例をアプリケーションノートAN-756に記載しています

この場合の原因は何でしょうか通常高速ADCのサンプルクロック入力は差動入力で同じ同相バイアスを共有しレシーバは非常に高いゲインを備えています

質問

アナログデバイセズのADCの1つをテストしています最初はうまくいっていましたがFFTの結果が突然おかしくなり始めました何が起こっているのでしょうか

回答

この問合せは最近寄せられたものですが比較的短時間で解決することができましたこの相談者の問題を下のFFTの結果で示します

図1 A D 9 6 8 4 A D CのF F Tの正常な結果と異常な結果(5 0 0 M S P Sでサンプリングndash 1 d B F Sで17 0 3 M H z A I N)(a) (b)

Analog Dialogue Volume 51 Number 1 15

(a) (b)

(c) (d)

(e) (f)

図 2 不安定なクロック発振がもたらす F F Tの結果の例

Analog Dialogue Volume 51 Number 116

Output Clock for Good FFT Result Output Clock for Bad FFT Results

図 3 図1の 2つのF F Tに対応するA D Cのデータクロック出力

著者

David Buchanan (david buchanananalog com)は1987年にヴァージニア大学でBSEE(電気工学士)を取得しました アナログデバイセズA d a p t e cS T M i c r o e l e c t r o n i c s社においてマーケティングとアプリケーションエンジニアリングを担当 さまざまな高性能アナログ半導体製品を扱いました現在はノースキャロライナ州グリーンズボロにあるアナログデバイセズの高速コンバータ製品ラインの上級アプリケーションエンジニアです

David Buchanan

したがって差動信号が与えられていないと同じ電圧で入力がバイアスされ同相でないノイズがサンプルクロックレシーバを発振させる可能性がありますこの状態では発振周波数は一定せず(もし一定であれば優れた特長と言えます)ランダムに変化しますサンプルクロック周波数がランダムに変化していると周波数領域でアナログ入力のエネルギーがナイキスト帯域幅内に拡散します

ほとんどの場合これが分かると意図したクロックリファレンスを回復しテストを続けたいと思うでしょうしかしこれが問題であると確認したい場合はADCのデータクロック出力(DCO)を観察します(注意 mdash これはJESD204B出力には当てはまりません)

データレートをデシメーションするデジタル機能を採用している場合これは通常ADCのサンプルクロックの遅延レプリカかサンプルクロックを分周したものです図1の正常なFFTと異常なFFTのデータクロック出力を図3に示します

図を見て分かるように予想通り周期が変動していますこのような現象に初めて遭遇した時に(あるいは最初の何回かに)なぜこのことに気付かないのかは十分に理解できます一見するとテストベッドは機能しているように見えますが結果は突然紛らわしいものとなりますADCの損傷でしょうか データキャプチャに問題があるのでしょうか それともソフトウェアの異常でしょうかいいえ信号源が与えられていないだけです

Analog Dialogue Volume 51 Number 1 17

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムが肝に著者Frank KearneyDave Frizelle

Share on

キサーは[L Oの周波数]plusmn[x]の出力を生成します一方Qチャンネルの入力には信号は印加していないのでQチャンネルのミキサーは空のスペクトルを生成することになりますその結果Iチャンネルのミキサーの出力がそのままRF出力となります

Q

LO

I

fLO

fLO

90deg

fLO

図 2 Iチャンネルだけにトーンを入力した場合の出力

次に周波数がxのトーンをQチャンネルにだけ入力したとします(図3)その場合Qチャンネルのミキサーは[LOの周波数]plusmn[x]の信号を出力しますIチャンネルに何も入力していなければIチャンネルのミキサーの出力には何も生成されませんその結果Qチャンネルのミキサーからの出力がそのままRF出力になります

Q

LO

I fLO

fLO

fLO

90deg

図 3 Iチャンネルだけにトーンを入力した場合の出力

図2と図3の出力は一見するとまったく同じであるように思えるかもしれませんしかし実際には大きく異なる点がありますそれは位相です図4に示すように I Q両チャンネルに同じトーンを入力するとしますただしそれぞれのトーンには9 0 degの位相差を持たせると仮定します

はじめに

複素ミキサーゼロIFアーキテクチャ先進的なアルゴリズムの間には興味深い相互関係があります本稿ではまずそれぞれの基本的な原理とシステム設計における有用性について説明しますそのうえでこれら3つの相互関係に関する考察を加えます

エレクトロニクスの分野においてRF技術がldquo黒魔術rdquoのように扱われることは少なくありません数学と力学場合によっては単なる試行錯誤が複雑に絡み合うこともありますR F技術は多くの優秀な技術者に不安をもたらす存在にもなり得ます実際その詳細にまで踏み込むことなく概要を理解することで納得している人もたくさんいますR F技術に関する文献はその根底にある概念を明示することなく一足飛びに理論や数学的な説明を始めるものが少なくありません

RF対応の複素ミキサーの謎を解く

図1に示したのは複素ミキサーを使って構成したアップコンバータ(トランスミッタ)です2つの並列パス(チャンネル)のそれぞれにミキサーが配置されていますこれらのパスには共通の局部発振器(L O)から位相が90deg異なる信号が供給されます2つのミキサーからの出力は加算アンプで足し合わされ所望のR F出力が生成されます

LO

Iチャンネルのミキサー

加算アンプ

Qチャンネルのミキサー

Q

90deg

I

図1 複素トランスミッタの基本的なアーキテクチャ

この構成はアプリケーションによっては非常に有用です図2に示すようにトーン(単一周波数の信号)を Iチャンネルだけに入力しQチャンネルの入力は駆動しないようにしたとします Iチャンネルに入力したトーンの周波数がxMHzであるとすると Iチャンネルのミ

Analog Dialogue Volume 51 Number 118

Q

LO

I

fLO

fLO

90deg

fLO

90deg

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

5k4k3k2k1k

00 5 10 15 20ndash1k

ndash2kndash3kndash4kndash5k

図 4 I Q両チェンネルにトーンを入力した場合の出力

ミキサーの出力をよく見ると[LO周波数]+[入力周波数]の信号は同相[LO周波数] -[入力周波数]の信号は逆相であることがわかりますそのためL Oの上側(周波数が高い)のトーンは加算されL Oの下側(周波数が低い)のトーンは相殺されますつまりフィルタ処理を行わなくてもトーン(サイドバンド)の1つは除去されLO周波数の上側の出力だけが生成されるということです

図4の例ではIチャンネルの信号はQチャンネルの信号より位相が90deg進んでいますQチャンネルの信号がIチャンネルより90deg進むように構成を変更した場合も同様に加算と相殺が行われるはずですただしその場合にはLOの下側の信号だけが出力されます

図5に示したのは実験によって複素トランスミッタの出力を測定した結果です左のグラフはIチャンネルの信号がQチャンネルの信号より90deg進んでいる状態を表していますこの条件では出力トーンはLOの上側に現れます逆に右のグラフはQチャンネルの信号が Iチャンネルの信号より9 0 deg進んでいる場合の結果です出力トーンはLOの下側に現れています

理論的にはLOの片側だけに全てのエネルギーが存在する状態を作れるはずですしかし図5の実験結果のとおり実際にはLOのもう一方の側のエネルギーが完全に除去されることはなくイメージと呼ばれるエネルギーが残存しますまたLOの周波数にもLOリーク(LOL)として知られるエネルギーが現れることにも注意してくださいさらに所望の信号の高調波も生じていますがこれについては本稿では触れません

完全にイメージを除去するには I Q両チャンネルのミキサーの出力は振幅がまったく同じでかつLOのイメージ側におけるそれぞれの出力の位相は正確に180deg異なっている必要があります位相と振幅の要件が満たされていなければ図4で示した加算 除去の処理は不完全なものとなり周波数イメージとしてエネルギーが残存します

予想される結果

単一のミキサーを使用する従来のアーキテクチャではL Oの両側に信号成分が生成されますそのため送信を行う前にサイドバンドの一方を取り除く必要がありました通常それにはバンドパスフィルタを使用しますそのフィルタは所望の信号に影響を及ぼすことなく不要なイメージ信号を除去できるロールオフ特性を有していなければなりません

イメージと所望の信号の間隔はフィルタの要件に対して直接影響を及ぼします間隔が広ければシンプルでロールオフが緩やかな低コストのフィルタを使用できます一方間隔が狭い場合には急峻な応答のフィルタを使わなければなりませんそのため通常は多極フィルタやSAW(弾性表面波)フィルタが使用されますイメージと所望の信号の間隔はイメージが所望の信号に影響を及ぼすことなく除去できるように確保しなければなりませんまたその間隔はフィルタの複雑さとコストに反比例すると言うこともできるでしょう

図 5 トーンの位置は IとQの位相関係によって決まる

イメージ信号3次高調波

LOリーク

所望の信号

Iに対してQは90deg位相が遅れている Qに対してIは90deg位相が遅れている

3次高調波

2次高調波

Iの値Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500 Iの値

Qの値

50 10 15 20ndash2500ndash2000ndash1500ndash1000

ndash500

5000

1000150020002500

Analog Dialogue Volume 51 Number 1 19

ゼロIFがもたらすメリット

上記のようにすることで複素トランスミッタを使用して単一のサイドバンド出力を生成することができますこの方法を採用すればR Fフィルタによるイメージの除去の面で大きなメリットが得られますしかし無視できるレベルまでイメージを低減可能な除去性能があればゼロ IFアーキテクチャをもっと効果的に利用できますゼロ IFアーキテクチャでは特別に生成したベースバンドデータを使用することによりLOの片側に独立した信号が現れるRF出力を生成することが可能になります図8はその具体的な方法を示したものですここでは2組の I Qチャンネルのデータがありそれぞれが互いに独立しているものとしますレシーバではそれらがリファレンスキャリアの位相に対してデコードが可能なシンボルデータとしてエンコードされます

シンボル1 シンボル2 シンボル3

時間

リファレンスI1Q1I2Q2I1とI2の和Q1とQ2の和

図 8 ゼロI F 複素ミキサーにおける I Q 信号の伝達

最初の波形ではQ1は I1より90deg位相が進んでおり振幅は同じであることがわかります同様に I2はQ2より90deg進んでおり振幅は同じですここで I1+I2=SumI1I2Q1+Q2=SumQ1Q2となるように2つの独立した信号を結合します加算された I Qの信号には位相や振幅の相関関係はありません振幅は常に等しいわけではなく位相関係も変化しますミキサーからの出力としては図7に示したようにI1Q1のデータがキャリアの片側にI2Q2のデータがキャリアのもう一方の側に現れます

ゼロ IFアーキテクチャでは独立したデータブロックがL Oの両側に隣接して配置されることから複素トランスミッタのメリットはさらに強化されますデータ処理を行うパスの帯域幅はR Fデータの帯域幅を超えることはありませんそのため理論的にはゼロ IFアーキテクチャで使用される複素ミキサーによってベースバンドのパワー効率が最適化されます同時にR Fフィルタによる処理を必要としないソリューションが得られ未使用の信号帯域幅における単位当たりのコストを低減することが可能になります

ここまではゼロ IFトランスミッタを実現する複素ミキサーに注目して話を進めてきました同じ原理を逆に作用させれば複素ミキサーのアーキテクチャをゼロ IFレシーバとして使用できますトランスミッタについて述べてきた利点はレシーバにも同じように当てはまります単一のミキサーを使用して信号を受信する場合イメージはRFフィルタによって最初に除去する必要がありますゼロIFのシステムとして機能させる場合注意が必要なイメージ周波数というものはなくLOの上側の信号はLOの下側の信号とは独立して受信されます

図9に複素レシーバの概要を示しましたIチャンネルとQチャンネルのミキサーには入力信号が与えられます一方のミキサーはLOで駆動されもう一方はLOとは90deg異なる位相で駆動されますレシーバは Iチャンネル Qチャンネルの信号を出力します

さらにLOの周波数が可変である場合フィルタも対応周波数を調整できるものにしなければなりませんそれによってフィルタはさらに複雑化することになります

LO

LO

フィルタに求められるプロファイル 所望の信号イメージ

10 MHz

10 MHz

図 6 単一のミキサーを使用する場合に イメージ除去フィルタに求められる要件

イメージと所望の信号の間隔はミキサーに与える信号によって決まります図6では帯域幅が10MHzでDCから 1 0 M H zシフトした位置にある信号を例にとっていますこの場合ミキサーの出力では所望の信号から20MHz離れたところにイメージが生成されますこの構成において10MHz幅の所望の信号を出力として得るにはミキサーに対して 2 0 M H zのベースバンド信号パスを設ける必要がありましたベースバンド帯域幅のうち10MHzは使用せずミキサー回路に対するインターフェースのデータレートは必要以上に高くなります

図5で示したような複素ミキサーのアーキテクチャでは外部のフィルタ処理を使うことなくイメージを除去できることがわかりますまたゼロIFアーキテクチャでは信号パスで処理する帯域幅が所望の信号の帯域幅と等しくなるように効率を最適化することができます図7はその実現方法を示した概念図です先述したようにIチャンネルの信号がQチャンネルの信号より位相が90deg進んでいる場合出力は理想的にはLOの上側だけに現れます一方Qチャンネルの信号がIチャンネルの信号より90deg進んでいる場合には出力はLOの下側だけに現れますここで独立した2つのベースバンド信号を生成し1つはサイドバンドの上側のみに出力するようにもう1つはサイドバンドの下側のみに出力するように設計したとしますその場合2つの信号はベースバンド領域で加算され複素トランスミッタに送られますその結果出力にはLOの上下に異なる信号が現れます実際のアプリケーションでは結合されたベースバンド信号がデジタル的に生成されますなお図7の加算ノードはこのような概念を示すために描いたものです

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

図 7 ゼロI F 複素ミキサーのアーキテクチャ

Analog Dialogue Volume 51 Number 120

レシーバの場合与えられた入力に対する出力を実験的に確認するのは容易ではありませんただ入力となるトーンの周波数がLOより高い場合図に示すようにI Qチャンネルの出力周波数は[トーン-LO]になりますまたQチャンネルは Iチャンネルよりも位相が遅れると予測できます同様に入力となるトーンの周波数がLOより低い場合には I Qチャンネルの出力周波数は[LO-トーン]になりますその際Qチャンネルの位相は Iチャンネルよりも進んでいるはずですこのようにすることで複素レシーバではLOより上側のエネルギーとLOより下側のエネルギーを分離することができます

複素レシーバの出力はLOより上側の受信スペクトルで表されるI Qチャンネルの情報とLOより下側の受信スペクトルで表される I Qチャンネルの情報の和になりますこれは複素トランスミッタについて説明した概念と同じです複素トランスミッタにはIチャンネルの信号の和とQチャンネルの信号の和が送られますそれに対し複素レシーバでは Iチャンネルの信号の和とQチャンネルの信号の和それぞれの情報がベースバンドプロセッサに入力されます同プロセッサで複素FFT(高速フーリエ変換)を実施することにより上側の周波数と下側の周波数に容易に分離することができます

LO

90deg

90deg

RxLO

ISUM = I1 + I2 QSUM = Q1 + Q2

I1 = Q1 + Oslash90degI2 = Q2 ndash Oslash90deg

QSUM = (I1 ndash Oslash90deg) + (I2 + Oslash90deg) I1 = ISUM ndash I2

QSUM = (ISUM ndash I2) ndash Oslash90deg+ (I2 + Oslash90deg)

ベースバンド処理

ISUM

QSUM

f

図 9 ゼロI F 複素ミキサーを使用して構成したレシーバ

加算された Iチャンネルの信号と加算されたQチャンネルの信号は既知の信号ですただ I1Q1 I2Q2の4つは未知の信号です既知の信号より未知の信号の方が多いのでI1Q1I2Q2は求められないように思えるかもしれませんしかし実際にはI1=Q1+90degI2=Q2-90degであることはわかっていますそのためこれら2つの式を加えればI1Q1I2Q2を求めることができますそもそもQチャンネルの信号は Iチャンネルの信号の位相をplusmn90degシフトしてコピーしたものですしたがって実際に求める必要があるのは I1と I2だけです

制約

現実の複素ミキサーではイメージ信号を完全に除去して高い性能を得るのは簡単なことではありませんその原因となる制約は無線アーキテクチャの設計において2つの明確な影響を及ぼすと考えることができます

性能の面で制約があるとしても複素 IFを採用すれば明らかなメリットが得られます図10に示したような低いIFを使用する例を考えてみましょう仮に性能上の制約を許容したとするとイメージが現れますしかしこのイメージは単一のミキサーを使用した設計(図6)で予想されたイメージよりも大幅に減衰しています複素ミキサーではこの部分にフィルタが必要になりますしかしそのフィルタに対する要件はかなり緩やかなので容易かつ低コストで実現できます

Q

LO

I

90deg

90deg

10 MHz

10 MHz

LO

フィルタに求められるプロファイル 所望の信号

イメージ

図1 0 現実の複素ミキサーの動作 イメージは大きく減衰している

フィルタの複雑さはイメージと所望の信号の間の距離に反比例しますゼロ IFの構成を採用した場合距離はゼロになりますつまりイメージは所望の信号帯域内に現れますゼロIFの理論を現実のアプリケーションに適用するにはかなりの苦労が伴います帯域内のイメージが許容可能なレベルを超えると性能が低下します(図11)

LO

ISUM

QSUM

Q2

Q1

I1

I2

90deg

90deg

90deg

fLO

帯域内のイメージ

図11 ゼロI Fを採用する場合の制約

複素トランスミッタ レシーバの原理は I Qのデータパスにおける位相と振幅の要件が満たされている時だけ成り立ちます信号パスの不整合はL Oの両側においてイメージを低い精度でしか除去できないという結果につながりますこのような問題については図10と図11によって確認することができますゼロ IFを採用していない場合イメージを除去するために恐らくフィルタを使用することになるでしょう一方ゼロ IFを採用している場合には不要なイメージが所望の信号帯域内に現れますそのパワーが大きすぎると何らかの不具合が生じることになりますゼロ IFと複素ミキサーを組み合わせることでシステム設計に対して大きなメリットを提供するソリューションを実現することができますただしそれは設計によって信号パスの位相と振幅の不整合を除去できる場合に限られるということです

先進的なアルゴリズムの実現

複素ミキサーを使用するアーキテクチャのコンセプトは何年も前から存在していましたただダイナミックな無線環境において位相と振幅の要件を満たさなければならないという課題がゼロ IFモードの普及を妨げる要因となっていましたアナログデバイセズ(ADI)は高度な IC設計と先進的なアルゴリズムを組み合わせることによりこの課題を克服しました

Analog Dialogue Volume 51 Number 1 21

著者

Dave Fr ize l le(david f r ize l leanalog com)はアイルランド リマリックにあるアナログデバイセズのトランシーバ製品グループでアプリケーションマネージャを務めています担当は集積度の高いトランシーバ製品ファミリーのサポートです1998年に大学を卒業して以来アナログデバイセズに勤務しています日本と韓国で6年間高度な民生用機器向けの製品開発や共同開発のサポートも行っていました

Dave Frizzelle

ために必要になったものです一方デジタルプリディストーション(DP D)をはじめとする第2世代のアルゴリズムはトランシーバだけでなくシステム全体の性能を向上する役割を果たします

あらゆるシステムは完全なものではありませんそのため性能は制限されます第1世代のアルゴリズムは主にトランシーバ内部の制約を校正することに重点を置いたものでしたそれに対し第2世代のアルゴリズムはより知的な処理を行うことでシステムの性能と効率に影響を及ぼすトランシーバ外部の制約を補償します例えばPAの歪み 効率(DPDCFR)デュプレクサの性能(TxNc)相互変調歪み(PIM)の問題などの解消に役立ちます

まとめ

複素ミキサーはかなり以前から存在する技術ですしかしそのイメージ除去性能はゼロ IFの構成で使用できるほどのレベルには達していませんでしたしかし高性能のシステムにおいてゼロ IFアーキテクチャの採用を妨げていた性能面の障壁は高度な IC設計と先進的なアルゴリズムを組み合わせることによって取り払われました性能面の制約が排除されたことからゼロ IFアーキテクチャを実用的に使用することが可能になりましたその結果フィルタ処理パワーシステムの複雑さサイズ熱重量に関する問題が軽減されました(これについてはBrad Brannonが執筆した記事をご覧ください 1)

複素ミキサーとゼロ I Fを使用する場合Q E CのアルゴリズムとL Oリークの影響を削減するためのアルゴリズムが現実的な機能になりますしかしアルゴリズム開発の範囲は拡大しておりシステム設計者に提供される性能は無線設計をさらに柔軟に行えるレベルまで向上しています設計者は無線設計においてより高い性能が得られるようにさまざまな選択を行うはずですまたそれだけでなく低コストで小型のコンポーネントを使えるようにするためにアルゴリズムによって得られるメリットを活用するケースもあるかもしれません

参考資料1 Brad Bannon「ゼロ IFアーキテクチャがもたらすメリット実装面積は50にコストは13に」Analog Dia logue 50-09

信号パスに存在する問題は高度な IC設計により最小化されるためある程度の障害を許容できますまたその他の不完全な部分についてはQEC(Quadrature Error Correct ion)のアルゴリズムを自己最適化することによって校正することができます(図12)

Q

I

LO

90deg加算アンプ

Iチャンネルのミキサー

Qチャンネルのミキサー

QECによる調整

出力に関する情報

ICの信号パスに関する情報

システムに関する情報

信号に関する情報

制御

先進的なQECのアルゴリズム

図1 2 高度な I C設計と先進的なQ E Cアルゴリズムにより ゼロI Fアーキテクチャを実現できる

「AD9371」に代表されるアナログデバイセズのトランシーバICでは内蔵するARMプロセッサによってQECのアルゴリズムが実行されますこのアルゴリズムには ICの信号パス変調されたRF出力入力信号に関する情報(Knowledge)が盛り込まれますそれにより型どおりの処理を行うのではなく予測制御的な方法によって信号パスのプロファイルを知的( In t e l l i gen t)に適応させますこのアルゴリズムはアナログ信号パスの性能をデジタル的なアシストによって向上させるものだと言うことができます

QECのアルゴリズムを使用したダイナミックなキャリブレーションは優れた機能ですしかしこれはアナログデバイセズのトランシーバ ICが備える先進的なアルゴリズムの一例にすぎません例えばL Oリークを除去する機能などもゼロ IFアーキテクチャを最適なレベルの性能に引き上げることに貢献しますこうした第1世代のアルゴリズムは主にトランシーバ技術の実現の

Analog Dialogue Volume 51 Number 122

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Analog Dialogue Volume 51 Number 1 23

機能安全に対応可能なΣΔ型のADC著者Miguel Usach Merino

Share on

るという考え方です例えば外部のセンサーから得られた結果が許容範囲外の値であればアクティブな出力を遮断するといった具合です

IEC 61508は機能安全に基づく産業用装置の設計に関する基準を規格として定めたものですこれを基にしてさまざまな業界向けに策定された規格も存在します IEC 61508をそれぞれの用途に適合するように解釈改変することで策定されたということです自動車向けのISO 26262やプログラマブルコントローラ向けのIEC-61131-6などがこれに当たります

機能安全の規格に従った設計はかなりの作業負荷を伴う可能性が高くなりますシステム全体の記述から使用するコンポーネントの内部の機能ブロックに至るまでトップダウン方式で詳細な解析を行わなければならないからですあらゆる危険な状態を回避できるだけの十分な保護レベルを保証し検出されないエラーの発生確率を最小限に抑えるためにそのような解析が必要になるのです機能安全に基づいて設計したシステム(以下機能安全システム)とは任意のエラーを検出して素早くそれに対処し危険な状態の発生確率を最小限に抑えられるようにしたものです(図1)

正常な動作 安全な状態

障害

診断の期間

障害に対する反応時間

障害に耐えられる時間

障害の検出

危険な状態

図1 機能安全システムの反応時間

機能安全システムの設計方法

まず人体に危害が及ぶ可能性のある状況を特定するためにハザード解析を実施しますそうした状況を明らかにしたうえで危険な状態を回避できるようにシステムを設計するということです回避が不可能な状況があり得る場合には危険な状態を検出してシステムを安全な状態に移行させるための機能を追加します

ここでは図2のシステムを例にとることにしますこのシステムでは爆発のリスクを最小限に抑えるためにタンクの温度に基づいてタンクに接続されているバルブを開くという制御を行います具体的にはDAコンバータ(DAC)を使用しモーターを介してバルブの開口部を制御しますこのシステムはオープンループのシステムです

概要

産業用の装置については新たな国際規格や規制が登場したことを受け安全を確保するための機能(以下安全機能)を組み込む必要性が高まっています本稿のテーマである機能安全の目的は人間や資産に危険が及ばないよう保護することです機能安全は特定のハザード(危険)を対象とする安全機能をシステムに適用することによって実現しますその際安全機能はセンサーロジック回路出力ブロックなどを含む一連のサブシステムによって構成されます機能安全を採用する設計に向けて適切な機能群を備える ICを提供するにはシステムと集積回路という2つの領域の専門知識が必要になります本稿ではアナログデバイセズ(ADI)の「AD7770」を取り上げ機能安全に対応可能なΣΔ型のADコンバータ(以下ΣΔ ADC)について解説しますこの ICはアナログとデジタルの両方のドメインで高度な機能群を備えていますこの高性能の ICを利用すれば安全機能を備えるシステムの設計を簡素化することができます

はじめに

マーフィーの法則の派生形として「失敗をもたらす事象がいくつか想定されるとき実際に発生するのは最悪のダメージをもたらす事象である」というものがあります

システムの中には構成要素である機械類が故障すると人命に直接的 間接的な脅威が及ぶタイプのものがありますそのようなシステムは故障の可能性と故障がもたらす悪影響を最小限に抑えられるように設計しなければなりません確率論的に発生するランダムな故障と決定論的に発生する故障を確実に最小限に抑えるにはそれを目的とする方法論を適用して設計を行う必要があります機能安全(Funct iona l Safe ty)と呼ばれるその方法論ではまずシステムを細部まで解析し潜在的に危険をもたらす可能性のある状態を特定しますそうした状態の例としては過度な高電圧が存在したり診断によって故障が検出されたりするケースが当てはまりますそうした状態を特定したうえでベストプラクティスを適用することにより誤動作のリスクをコンポーネントサブシステムシステムのそれぞれが許容できるレベルにまで引き下げるように設計を行います

機能安全という概念の背景にあるのはエラーが検出された場合でもシステムを安全な状態に保てるようにす

Analog Dialogue Volume 51 Number 124

DAC

コントローラ

インターフェース

インターフェース

M

ADC

温度

燃料タンク

バルブ

モーター

図 2 オープンループのバルブ制御システムを 構成するシグナルチェーン

ハザード解析を行うと次の2つの状況で不安定な状態が生じ得ることがわかります

X 温度の測定値が不正確であるためにバルブの開口制御が正しく行われない

X DACに問題がありバルブが正しく開閉されない

次に各ハザードに伴うリスクを評価します

[リスク]=[危険の発生確率]times[危険の深刻度]

リスクを算出したら続いてはそのリスクを許容できるレベルまで抑えることを可能にする機能安全システムを設計します

I E C 6 1 5 0 8 で は 4 つ の 安 全 度 水 準 ( S I L S a f e t y In tegr i ty Leve l)が定められていますこれは安全機能によって達成されるリスクの低減レベルを定義したものです同規格では2つの確率が目標として使用されます1つはPFD(Probabi l i ty of Fa i lure on Demand需要時故障確率)ですこれはイベントによってトリガされるまでスタンバイの状態に保たれるシステムに適用されます代表的な例としてはエアバッグが挙げられますもう1つのPFH(Probabi l i ty of Fa i lure per Hour1時間当たりの故障確率)は図2の例のように常時稼働しているシステムに適用されます表1に I E C 6 1 5 0 8のSIL ISO 26262(ASIL)航空用電子部品の規格で定められた基準とPFDPFHとの大まかな対応についてまとめました

表1 各規格で定められたレベルの大まかな対応

PFD PFH規格

IEC 61508のSIL 自動車

航空用電

子部品

01 ~ 001 10ndash5 ~ 10ndash6 1 A D

001 ~ 0001 10ndash6 ~ 10ndash7 2 B C

0001 ~ 0 0001 10ndash7 ~ 10ndash8 3 CD B

00001 ~ 000001 10ndash8 ~ 10ndash9 4 A

SILは検出されない故障をどれだけ低減して最小化する必要があるかということに基づいていますその種の故障はシステムの誤動作を招き望ましくない状態を引き起こす恐れがあります

診断カバー率の要件

検出されない故障の発生確率は診断カバー率(D C D i a g n o s t i c C o v e r a g e)が高いほど低下しますシステ

ムの診断カバー率が 9 9であればS I L 3を達成できます90ならばSIL260ならばSIL1となります検出されないエラーは冗長性を高めるほど減少します

S I L 2またはS I L 3を達成するための簡単な方法はその保護水準をすでに満たしているコンポーネントを使用することですしかしこの方法は必ず適用できるとは限りませんその種のコンポーネントは特定用途向けのものであり対象とする回路やシステムがその特定用途に一致するとは限らないからですデバイスの適合性を認定する際には何らかの仮定が用いられますその仮定が対象とするシステムには当てはまらなかったりそもそも保護レベルが異なっていたりする可能性があります

高い診断カバー率を達成するための方法はもう1つありますそれはコンポーネントのレベルで冗長性を持たせることですその場合エラーの検出は直接的に行われるのではなく同一になるはずの2つ(またはそれ以上)の出力を比較することによって間接的に行われますただしこの方法を採用するとシステムの消費電力が増加しますそして恐らくそれよりも重要な問題はシステムの最終的なコストが増加してしまうことでしょう

コンポーネントのレベルでエラー検出能力と冗長

性を高める

外部インターフェースにおけるデータ伝送はエラーの一般的な発生源の 1つです伝送中にどれか 1つのビットのデータが破損すると受信側でデータが誤って解釈され望ましくない状態が発生する可能性がありますデータ伝送で発生する総エラー数を計算するにはBER (ビット誤り率)を使用しますBERはノイズや干渉(EMI)といった任意の物理的な要因によってデータが破損したビット数を表します

[BER] =

[破損したビット数][伝送したビット数]

B E Rはシステムにおいて実際に測定することができますHDMI regなど多くの規格ではBERの値が一般的に定義されていますが推定値を使用することも可能です現代のデータトラフィックでは標準的にはBERの最小値は10 -7程度になりますこの数値は多くのアプリケーションにとっては悲観的な見積りだと言えるかもしれませんそれでも参考値としては十分に使用できます

BERが10 -7であるということは1000万ビットごとに1ビットのデータが破損するということを意味しますSIL3のシステムでは1時間当たりのエラーの発生確率を10 -7

以下に抑えることが目標になります図2のシステムにおいてA D Cとコントローラの間で 3 2ビットのデータを1kSPS(キロサンプル 秒)の出力データレートで伝送する場合1時間当たりの伝送ビット数は次のように求められます

[1時間当たりのビット数] = 32 times 1000 times 3600 = 115200000 〔ビット〕

この場合エラー率は1 5 e - 5まで増加しますしかもこれは1つのインターフェースにおけるエラー率です伝送エラーは許容される総エラーの0 1~1に抑える必要があります

Analog Dialogue Volume 51 Number 1 25

この場合CRC(Cycl ic Redundancy Check)のアルゴリズムを追加すればエラーを検出することができるようになります検出可能な破損ビット数はCRC多項式のハミング距離によって決まります例えばX 8+X 2+X+1というCRC多項式のハミング距離は4ですこの場合伝送フレームごとに最大3つの破損ビットを検出することができます32ビットのデータに8ビットのCRCデータを付加して伝送する場合CRCのハミング距離が4であれば1時間当たりの伝送ビット数に対するエラーの発生確率は表2のようになります

表2 CRCのハミング距離が4である場合のエラーの発生

確率

1時間当たりの データビット数

1時間当たりの検出されない エラーの発生確率

144000000 2endash14

432000000 6endash14

2160000000 3endash13

CRCを用いた診断のレベルはレジスタに書き込まれた値を再度読み出してデータが正しく伝送されたかどうかを確認することで高めることができますその場合もCRC多項式を用いたエラー検出のレベルはBERに基づいて予想される破損ビット数を検出できるレベルにする必要があります

故障確率を最小限に抑える方法

コンポーネントのメーカーが「当社の製品は機能安全システム用に設計されている」とうたっているケースがありますその場合そのメーカーはFIT(Fa i lu re i n T i m e単位時間当たり平均故障発生数)だけでなくFMEA(Fai lure Mode and Effec t Analys is故障モード影響解析)またはFMEDA(Fa i lu re Modes Effec t s and D iagnos t i c s Ana lys i s故障モード影響診断解析)の結果を示す必要がありますこれらのデータは特定のアプリケーションにおいて ICの解析を行うに当たりシステムの診断カバー率安全側故障率( S F F S a f e F a i l u r e F r a c t i o n)危険側故障率を計算するために使用されます

FITはデバイスの信頼性を表す指標ですICのFITは加速寿命試験に基づいて計算したり I E C 6 2 3 8 0S N 29500といった規格に基づいて計算したりすることができますその場合FITはアプリケーションにおける平均動作温度やパッケージの種類トランジスタ数を考慮に入れて推定されますFITには故障の根本原因に関する情報は一切含まれていませんそのためデバイスの信頼性の推定だけに使用されます一般に直接的 間接的に各機能ブロックを確認しない限りエラーの最終的な発生確率はSIL2またはSIL3の安全機能に求められる水準を上回る結果になります

FMEAFMEDAの目的は ICに集積された全てのブロックの解析結果ブロックの故障による直接的 間接的な影響故障の検出を可能にするさまざまなメカニズムや手法といった内容を網羅する包括的なドキュメントを作成することです先述したとおりこのような解析は対象となるシグナルチェーン アプリケーションに基づいて行われますただドキュメントは別のシステム アプリケーションに対するFMEAFMEDA解析を簡単に実施できるくらい詳しく記述する必要があります

ΣΔ ADCで発生し得る問題

ΣΔ ADCは内部構造が非常に複雑なデバイスですこのICに対する一般的な解析により以下のような複数のエラーの発生源が存在することが明らかになっています

X リファレンスの切断 破損

X 入出力バッファ PGAの破損

X ADCのコア部の破損 飽和

X 内蔵レギュレータの異常

X 外部電源の異常

これらはデバイスのブロックに故障を生じさせる恐れのある問題の一部です他にも以下のような発見しづらい故障の要因もあります

X 内部ボンディングの破損

X 隣接するピンとのボンディングの短絡

X リーク電流の増加

例えばV REFのリーク電流が増加して内部のリファレンス電圧が低下してしまっているとしますコンポーネントはそのことを検出できるでしょうかこのような種類の誤動作を検出するにはADCにおいて変換に使うリファレンスを複数の選択肢の中から選べるようにしておきV REFを入力信号とした場合の変換結果を確認するといった方法が必要になります

また内部のヒューズが再接続したり破損したりしていることはどうすれば検出できるでしょうかそうした故障が原因で電源の投入時に誤った構成情報が読み込まれるといったことが起きる可能性がありますこれらは確率は非常に低いものの発生すれば大きな問題につながる恐れのある状況の例ですあらゆる故障特に非常にまれな故障が起きる可能性と(存在するならば)その検出方法をFMEAFMEDAのドキュメントとして明文化しておく必要がありますそれらのドキュメントには特定のアプリケーション 構成における故障と仮定についてまとめておきますその目的は故障の検出率を最大限に高め検出されないエラーを最小限に抑えることです

アナログデバイセズはA D 7 7 7 0に加え「A D 7 7 6 8」「A D 7 7 6 4」といった最新のΣ Δ A D Cを提供していますこれらの製品はデジタル アナログの両方のブロックの機能的エラーを検出するために複数の診断機能を備えていますそれによりフォールトトレランスな保護性能を向上しています具体的には以下のような機能ブロックを備えています

X ヒューズ レジスタ インターフェース用のCRCチェッカー

X 過大過電圧 過小電圧の検出器

X リファレンスとLDO(低ドロップアウト)レギュレータ用の電圧検出器

X PGAのゲインをテストするための固定電圧発生器

X 外部クロックの検出器

X 複数のリファレンス電圧源

これらの回路に加えてAD7770は診断機能を強化するために使用できる補助用のADCを搭載しています分解能が12ビットのSAR(逐次比較)型ADCであり例えば次のような目的に使用できます

X 異なるレベルのEMI耐性が得られるといった具合に何らかのメリットを提供する代替アーキテクチャの実装

Analog Dialogue Volume 51 Number 126

著者

Migue l Usach Mer ino(migue l usachana log com)は2008年にアナログデバイセズに入社しましたスペインのバレンシアでリニア 高精度技術グループのアプリケーションエンジニアとして業務に携わっていますバレンシア大学で電子工学の学位を取得しています

Miguel Usach Merino

PGA280 mV p-pEXT_REFINT_REF

AIN0+AIN0ndash

コモンモード電圧

VCM

AUXAIN+

AUXAINndash

診断用の入力

AVDD1 REF+ REFndash

デジタルLDO

アナログLDO

AVDD2 IOVDDAREGCAP DREGCAP

AVDD4

クロックマネージャ

データ出力インターフェース

SPIインターフェースSAR ADC

レジスタマップとロジック制御

sinc3SRC

フィルタゲインオフセット

REF_OUT

AVSSx

times8

25 V REF

Σ-Δ ADC

図 3 A D 7 7 7 0の診断 監視用ブロック

X リファレンスとして使用可能な異なる電源ピンで動作する

X 十分に高速なので8チャンネルのΣΔ ADCの監視が可能1つのΣΔ ADCチャンネルの単一の変換に対し精度の異なるモニターとして使用できる

X 異なるシリアルインターフェース(SPI)を使用して変換結果を出力できる

X 外部電源V REFV CMLDOの出力電圧内部の電圧リファレンスなどあらゆる内部電圧ノードにアクセスして診断を行うことが可能

図 3はA D 7 7 7 0の内部ブロック図ですデバイス内部の監視用機能を含むブロックは紫色アクティブな監視が可能なブロックは緑色内部監視とアクティブ監視の両方の機能を搭載するブロックは青色で示しています

まとめ

機能安全はシステム ブロックに対する監視と診断のカバー率を高めることで検出されないエラーの数学的な発生確率を低減しようというものですカバー率は冗長性を持たせれば容易に高めることができますしかしその方法にはいくつものデメリットがあります特に問題なのはシステムのコストが増加することです「A D 7 1 2 4」やA D 7 7 6 8などアナログデバイセズの最新ΣΔ ADCは内部のエラーを検出するための機能を数多く備えていますそれらを利用することにより機能安全システムの設計が簡素化されますまた他のソリューションと比べて全体的な複雑さを抑えることが可能になりますAD7770はそうした機能を盛り込んで設計された高精度ΣΔ ADCの良い例です診断カバー率を最大限に高めるために補助的なADCを内蔵するなど監視 診断用の機能が集積されていますそれらの機能を利用することにより極めて高い安全性を実現することができます

この著者が執筆した 他の技術文書

ADCの性能を引き出す容量性PGAAnalog Dialogue 50-08

Analog Dialogue Volume 51 Number 1 27

アナログデバイセズに寄せられた珍問難問集 Issue 138

このノイズで夜も眠れない著者Gustavo Castro

Share on

ここでk は大きさを表す係数α は0より大きい値を取る指数ですが標準形はα = 1に対するものですこのノイズは最終的に広帯域ノイズよりも小さくなり図1に示すようにコーナーを形成しますこのタイプのノイズの存在は地球の自転経済的指標生態系など電子回路以外の分野でも確認されていますがこれらはその一部に過ぎませんその根本的な原因は卓越した科学者の研究によっても明らかにされていませんが低レベルの値を測定しようとする場合はこのノイズを軽減する方法を理解しておく必要があります

Frequency (Hz)

1f CornerSp

ectr

al N

ois

e D

ensi

ty (n

Vradic

Hz)

100

10

1

01001 1 10 100 10k1k01

1f NoiseWhite NoiseCombined Noise

図1 低ノイズ電子部品の代表的なノイズスペクトラム密度

それでは市販部品から見ていきましょう現在 I Cに使用できる最も高感度の A D Cは A D 7 1 7 7 - 2でこれは5 S P Sで 2 0 0 n V p - pですしかしある程度のゲインをA D Cの前に追加することでこれよりも良い値を得ることができますこれには低ノイズで低 1 f コーナーのアンプが必要です最も簡単な方法はデータシートで 0 1 H z~ 1 0 H zのノイズ仕様を調べることですこれは帯域幅 1 0 H z で 1 0秒間測定値を記録するのと同じことです

注意深い人であれば人類の歴史で初めて重力波を検出するL I G Oの実験に使われたA D 7 9 7オペアンプに関する記事を読んだことがあるかもしれませんA D 7 9 7のノイズ仕様は 0 1 H z~ 1 0 H zで 5 0 n V p - p( 8 n V r m s)です最小ノイズの計装アンプであるA D 8 4 2 8では 4 0 n V p - p( 7 n V r m s)に過ぎませんこれらのアンプはバイポーラプロセスで作られているので大きな電源抵抗(ゲイン抵抗を含む)の元で使用した場合は電流ノイズが増大する可能性がありますがこの電流ノイズにも 1 fコーナーが生じます

質問

計測可能な最小電圧はどれくらいでしょう

回答

私のエンジニアとしての最初のプロジェクトは 6 frac12桁DMMに使用する回路のセトリング時間を計測することでしたこれは大した仕事ではないように思えました必要な作業は最終的な安定値を割り出しそこからその値との差異が検出可能となるところまで経過を逆に辿りさえすればよかったからです私はすべてをセットアップして入力を短絡しアパーチャタイムを広げるところから始めました i予想通りノイズは低下しましたあるところまではしかしベースラインは変動し続けました私は外因性のノイズ源を取り除き熱起電力を抑えさらに空調の送風も停止しましたこれらのランダムな変動は回路に内在するノイズによるものだったのですしかしほとんどの広帯域ノイズを除去した後もどうしてもなくならないノイズがありました同じことを行った人なら同じ限界に気付いたはずです反対に測定時間が短い場合よりもノイズが増大する場合もあります1 fノイズ状態にあることはそれが発生している時に分かるのです

このいわゆる1 fノイズ(あるいはフリッカノイズ)は精密測定における最も一般的な限界です 1 fという名前は次式に示すようにそのパワースペクトラム密度が周波数に逆比例するという事実に由来します

Noise_Power f =( ) k

f α( )

Analog Dialogue Volume 51 Number 128

また抵抗自体にもその構造によって電流依存の大きなノイズが生じる可能性があると言う点に注意が必要です一般的にノイズ指数が最も小さいのは金属フォイル抵抗や巻線抵抗です

1 fノイズを避ける巧妙な方法が 1 fノイズが存在しない領域に信号を変調してからその信号を復調するという方法ですチョッパ安定化として知られるこの方法はフィルタで容易に除去できる別の周波数帯へ 1 fノイズをシフトさせるために何十年もの長きにわたって使われてきました A D A 4 5 2 8 - 1やA D A 4 5 2 2 - 1のようなゼロドリフトアンプはこの方法(および他の方法)を利用して 0 1 H z~ 1 0 H zの範囲で 1 0 0 n V p - p( 1 6 n V r m s)という値を実現していますがこの値のほとんどが白色ノイズによるものですさらに簡単な方法は複数のアンプを並列に配置してより低いノイズレベルを実現することでこれは相関関係のないノイズ源同士を平均するのと同じことになります

最低でも市販部品を使って 1 0 n Vを少し下回る程度の信号は検出することができさらにアンプを並列に使用すれば 1 n V近いレベルまで検出が可能ですこれよりも低い値を検出するには特別な(そして恐らく高価な)方法が必要になりますしかし何をしたとしてもやはり 1 fの問題は表面化してきます

では非常に長い時間にわたって複数の測定値を記録しようとする場合はどうでしょう 1 fノイズはこれを不可能にするのでしょうか少し変わった見方をしてみましょうビッグバンの時点から現在までA D 7 9 7のノイズを記録し続けたとしても i iノイズは過去 1 0秒間だけ測定した場合より 3倍大きくなるだけです i i iしたがってそれで夜も眠れなくなることはないと思います

参考文献i D M Mのアパーチャタイムとは信号を積分または 平均する際の時間枠のことです

i i ビッグバンから432e17秒が経過したものとします

i i i 1 fがこれだけの長さにわたってこの曲線に従うと いう根拠はないのでこれは仮定の話です測定時間 が長くなると経年変化その他の要因が作用し始めま す

Gers tenhaberMosheRayal JohnsonScot t Hunt共著「計装アンプのノイズを低減する方法nVレベルの感度を達成」Analog Dia log 49-052015年5月

Horowitz Paul and Winfield Hil l The Art of Electronics Cambr idge Univers i ty Press 1989年

M o t c h e n b a c h e r C D a n d F C F i t c h e n L o w N o i s e Elec t ronic Des ign John Wiley amp Sons Inc 1973年

Seifert FrankldquoResistor Current Noise MeasurementsrdquoOpen access LIGO document LIGO-T0900200

「想像できたでしょうか アインシュタインが予言した重力波の存在を実際に検出できることを」Analog Devices

van der Zie l Alder t ldquoUni f ied Presenta t ion of 1 f Noise In Elec t ronic Devices Fundamenta l 1 f Noise Sources rdquo Proceedings of the IEEE vol 76 no 3 1988年3月

W e i s s m a n M B ldquo 1 ƒ N o i s e a n d O t h e r S l o w Nonexponent ia l Kinet ics in Condensed Matterrdquo Reviews of Modern Phys ics 1988年

We s t B r u c e a n d M i c h a e l S h l e s i n g e r ldquo T h e N o i s e i n Natura l Phenomena rdquo Amer ican Sc ien t i s t 78(1) 1990年

著者Gustavo Cas t ro (gus tavo cas t roanalog com)マサチューセッツ州ウィルミントンの高精度シグナルコンディショニンググループに所属するアプリケーションエンジニアです2011年1月のアナログデバイセズ入社以前は10年間デジタルマルチメータやDCソースなどの精密計測機器設計に従事していました2000年にメキシコのモンテレイ工科大学で電子工学の学士号を取得しましたこれまで2件の特許を取得しています

Gustavo Castro

この著者が執筆した他の技術文書

RAQ 133 電流検出の常識

Analog Dialogue Volume 51 Number 1 29

基地局におけるパッシブ相互変調の検出と対策著者Frank KearneySteven Chen

Share on

Rx 1930 1990 1850 1910 Tx

1940 1980

1900 2020

図1 P I Mの影響受信帯域に歪み成分が生じています

周波数帯の混雑がますます進んでいることまたアンテナを共有する方式が一般的になってきたことから周波数の異なる複数の搬送波によってPIMが発生する可能性が高まっています従来のように周波数計画に基づく方法によってPIMを避けるのはほぼ不可能だと言えますこのような問題に加えてCDMA(符号分割多元接続)やOFDM(直交周波数分割多重)といった新たなデジタル変調方式が普及したことから通信システムにおけるピーク電力が増大しPIMの問題がより深刻なものとなっています

このような背景からPIMは通信事業者や装置メーカーにとって大きな課題となりました問題を検出し可能であればそれを解決できるならシステムの信頼性が高まり運用コストを低減することが可能になります本稿ではPIMの発生源や発生原因を明らかにするとともにPIMの検出と対策のために提案されている各種技術について述べます

PIMの種類

まず知っておかなければならないことはPIMにはいくつかの種類があるということですここでは設計PIMアセンブリPIMラスティボルトPIMの3つに分類することにしますそれぞれに異なる特徴があり対処には異なるソリューションが必要になります

設計PIM伝送路の中で受動部品を使用するとPIMが発生することがありますそのためシステムを設計する際には部品メーカーが規定したとおりに最小レベルまたは許容レベルのPIMしか生じない受動部品を選択します特にサーキュレータデュプレクサスイッチは大きな影響を及ぼす傾向にありますただ低コストかつ小型ではあるものの性能は低い部品をあえて選択し高いレベルのPIMを受け入れるという選択肢もあり得ます

はじめに

システムにおいて能動部品(アクティブコンポーネント)が非線形性の発生原因になることはよく知られていますこれまで設計や運用においてシステムの性能を高めるためにさまざまな技術が開発されてきました一方受動部品(パッシブコンポーネント)も非線形性をもたらす原因になりますただしそのレベルは無視できるほど軽微なものであることが少なくありません一方その微小な非線形性を補正しなければシステムの性能に深刻な影響が及ぶケースもあります

そうした非線形性の1つにパッシブ相互変調(P I M Pass ive In te rmodula t ion)と呼ばれるものがありますこのPIMとは2つ以上の信号が非線形性を有する受動部品を通過する時に発生する相互変調積(相互変調歪み)のことです一般に機械部品が相互に作用すると非線形性が生じます特に2種の異なる金属の接合部では非線形性がはっきりと現れます具体的には緩んだケーブル接続汚れたコネクタ性能の低いデュプレクサ古いアンテナなどが非線形性の発生個所となります

PIMは携帯電話の業界にとっては非常に大きな問題ですしかもトラブルシューティングが極めて困難なものでもあります移動体通信システムではPIMによって干渉が生じレシーバの感度が低下したり通信が完全に遮断してしまったりすることがありますセルに干渉が生じるとそのセル自体あるいは近接するレシーバにも影響が及びます例えばLT Eのバンド 2ではダウンリンク(下り)に1930MHz ~ 1990MHzアップリンク(上り)に1850MHz ~ 1910MHzを使用しますここでPIMが生じる基地局システムから2つのトランスミッタの搬送波として1940MHzと1980MHzの信号が送信されたとしますその場合相互変調によって1900 MHzの歪みが発生し受信帯域に漏れこみますこれはレシーバに影響を及ぼしますまた相互変調によって 2020MHzにも歪みが現れますこれは他のシステムに影響を及ぼす可能性があります

Analog Dialogue Volume 51 Number 130

BAW

セラミック

金属のくぼみ

図 2 部品に関するトレードオフ設計においてはサイズ パワーノイズ除去性能P I M性能などについて

考慮する必要があります

設計者が性能の低い部品を使うことを選択した場合高いレベルの相互変調歪みが受信帯域に漏れこみ感度が低下しますただそうしたケースでは不要なスペクトル放射や電力効率の低下はレシーバ上のPIMによる感度の低下ほどには重要な問題ではないことを理解しておかなければなりませんこの問題はスモールセル方式の無線設計において特に重要です現在アナログデバイセズは先進的な製品の開発を進めている段階にあります具体的にはデュプレクサのようなスタティックな受動部品が原因で生じるPIMを検出しモデル化を行って受信信号から差し引く(キャンセルする)ということを実現しようとしています(図3)

Tx

デュプレクサPIM用のキャンセル回路

+ ndash

Tx

Rx

PIM

PIM Rx

図 3 P I Mの生成キャンセルを実現するアルゴリズム

このアルゴリズムは搬送波に関する情報を有していることで機能しますまた受信信号から差し引く前にレシーバで相関関係を使用して相互変調歪みを測定できることが条件になります

そのためこのアルゴリズムの限界は相関関係を使って相互変調歪みを測定できなくなった時に現れ始めますその様子を示したものが図4ですこの例では2つのトランスミッタが1つのアンテナを共有しますまた各パ

スに対応するベースバンド処理が互いに独立していると仮定しますその場合アルゴリズムは両者の情報を有していないためレシーバで実行可能な相関どりの機能やキャンセルの処理が制限されます

Tx1

デュプレクサ

Rx1 PIM

Tx2

コンバイナ

Tx

Rx

PIM

図 4 複数のトランスミッタにより1つのアンテナを共有

PIMの問題に加わる複雑さ

通信事業者はサイトへのアクセスの問題やコストの問題に挑んでいますそのため複数のトランスミッタによって単一の広帯域アンテナを共有する例が数多く見られるようになりましたそれらのアーキテクチャは各種の周波数帯と方式が混在したものになります例えばT DD+F DDT DDF+A+DF DD B3といった具合です図5はそうした構成の例を示したものですこれは複雑ながらも現実的な実装だと言えます上側はデュアルバンドのT DD下側はデュプレクサを使用したシングルバンドのF DDです信号は合成され1つのアンテナを共有しますこの構成ではTx1の信号とTx2の信号の相互変調がコンバイナからのパスアンテナまでの伝送路アンテナ自身で受動的に発生しますその結果相互変調歪みがF DD側のレシーバであるRx2の帯域に漏れこみます

Rx1

デュプレクサ

Tx1 FDD Tx

FDD Rx

PIM

TDD Tx 1880 MHz ~ 1920 MHz TDD

FDD

Rx2

Tx2

1085 MHz ~ 1830 MHz

1710 MHz ~ 1735 MHz

コンバイナPIM

図 5 単一のアンテナで実現した F D DとT D D

図6はデュアルバンドシステムの解析結果ですこのような例ではPIMによる3次以上の歪みに十分配慮する必要があります注目すべき点は1つの帯域からの相互変調の生成物が別の受信帯に落ち込んでいることです

Analog Dialogue Volume 51 Number 1 31

Rx 925 960 880 915 Tx

IM3 IM3

IM3

IM5 IM7

E-GSM900

Tx 832 862 792 822 Rx

IM3 IM5

IM7 IM9

IM9

DD800

図 6 マルチバンドシステムにおけるP I Mの問題

アセンブリPIM続いてアセンブリPIMについて説明しますほとんどのシステムは配備した直後は良好に動作するでしょうしかし時間が経つと天候の変化や初期配備における何らかの不備によって性能が劣化することが少なくありません性能が劣化すると通常信号パス上の受動部品(コネクタケーブルケーブルアセンブリ導波管アセンブリなど)は非線形な振る舞いを示し始めます実際コネクタや接続部のほかアンテナに対するフィーダなどがPIMの主な発生源になりますその影響は上述した設計PIMの場合と似ていますしたがってPIMによる歪みを求めるための測定理論を適用することができます

一般にアセンブリPIMには以下のような要因がかかわります

X コネクタメイトインターフェース(通常はN型またはDIN7DIN16)

X ケーブルアタッチメント(機械的に安定したケーブルコネクタの接合部)

X 材料(真鍮と銅を推奨強磁性材料は非線形性を示す)

X 清潔さ(ほこりや湿気による汚染)

X ケーブル(ケーブルの質や堅牢性)

X 機械的な堅牢性(風や振動による曲がり)

X 電熱誘導P I M(エンベロープが不定のR F信号によって分散される電力が時間軸で変化するその結果温度の変化に伴って生じるコンダクタンスのばらつきが PIMの原因となる)

大きな温度変動塩分を含んだ空気や汚染された空気過度の振動が生じる環境はアセンブリPIMを悪化させる傾向にありますアセンブリPIMの測定には設計PIM の場合と同じ測定方法を適用することができますただしアセンブリPIMが生じているということは性能と信頼性の面でシステムが劣化する兆候が現れていると考えられますその劣化の原因を突き止めて解消しなければPIMの発生個所が伝送パスの全体に障害が起きるまで拡大し続けてしまうかもしれませんアセンブリPIM を解決するためのアプローチは問題を解決しているのではなく問題をマスクしている(隠ぺいしている)ように感じられるかもしれません

そうした環境の場合ユーザはPIMを補償したいのではなく根本原因を突き止めて修復するためにその存在を

把握したいと考えるはずですPIMの補償はまずシステム上のどこでPIMが発生しているのか特定することから始めますその後特定の素子を修復するか置き換えることになります

設計PIMについては定量化が可能で変動も生じないケースもあるかもしれませんしかし先述したようにアセンブリPIMは一定なものではありません非常に狭い条件の下で存在することがあり振幅の変動は100dB程度であることもありますそうした場合1回のオフラインの掃引ではPIMを捕捉できないかもしれません伝送路の診断は理想的にはPIMのイベントとともに捕捉する必要があります

ラスティボルトPIMアンテナの向こうのPIMPIMは有線の伝送路だけでなくldquoアンテナの向こう側rdquoでも起こりえますそれがラスティボルト(Rusty Bol t 錆びたボルト)PIMですこのPIMは信号が送信アンテナを離れてから発生しますその歪みはレシーバで反射しますラスティボルトPIMという言葉はその発生源が多くの場合メッシュタイプのフェンスや倉庫排水管などの錆びた金属物質であることから生まれました

金属物質によって反射が生じるのは想定できることですしかし金属物質は受信した信号を反射するだけでなく相互変調歪みを発生させたり放射したりもします相互変調は有線の信号パスの場合とまったく同じように種類の異なる複数の金属や物質の接合部で発生します電磁波による表面電流は混合したり放射したりします(図7)通常再放出される信号の振幅は非常に小さくなりますしかし放射の発生源(錆びたフェンス倉庫雨どいなど)が基地局のレシーバの近くにあり相互変調積が受信帯に漏れこんでいる場合にはレシーバの感度が低下します

デュプレクサ

Tx Rx

錆びた倉庫棒フェンスなど

Rx

Tx

PIM

図 7 アンテナの向こう側のP I M(ラスティボルトP I M)

PIMの発生源はアンテナの位置を変えることで検出できることがありますアンテナの位置を変えながら歪みのレベルを観測してみるとよいでしょうまた遅延を見積もることで発生源を特定できるケースもありますPIM による歪みのレベルが変化しない場合には標準的なアルゴリズムを用いた補償手法を適用することで対処できますしかし多くのケースでは振動や風機械的動作によってPIMが変動するため補償が困難になります

PIMの検出発生源の特定

ラインスイープ

ラインスイープとは伝送システムが対象とする帯域における信号の損失と反射を測定するための技術ですこれはさまざまな実装によって実現されます

Analog Dialogue Volume 51 Number 132

ただこの技術を使えば常に正確にPIMの原因を推測できるとは限りませんラインスイープは伝送路上の問題の特定に役立つ診断ツールだと考えることができます初期段階のアセンブリに問題があった場合それはPIMとして現れますその問題が解決されないままになっていると伝送路におけるさらに深刻な障害に発展します一般にラインスイープによるテストの対象は反射損失と挿入損失という基本的な事柄に分けられますいずれも周波数に対する依存性が強く特定の帯域内で大きく変動します反射損失のテストではアンテナシステムの電力伝送効率を測定しますトランスミッタに対する反射電力は最小でなければなりません反射電力は例外なく送信信号を劣化させるからですまた反射電力があまりにも大きいとトランスミッタが損傷してしまう可能性もあります反射損失が20dBであるということは送信信号の1が反射してトランスミッタに戻り99がアンテナに到達するということです一般にこの値であれば性能は良好であるとされます一方反射損失が10dBである場合信号の10が反射することになりますこれだと性能は高いとは言えませんなお反射損失の測定結果が0dBであった場合100の電力が反射したという意味になりますその場合回路にオープンショート故障が生じているはずです

時間領域での反射測定

TDR(Time Domain Ref lec t ions 時間領域反射)もよく使われる測定手法です高度なTDR手法はまず最適なシステムをベースとしたリファレンスマップを提供するために使用されます続いて伝送路のどこで障害が発生し始めているのかを特定するために使われますこのような手法によりオペレータはPIMの発生源を特定し対象を定めた効率的な修復作業を行うことが可能になります伝送路のマッピングは性能面で重大な問題が生じる前に障害の兆候をいち早くオペレータに知らせるうえで役立ちますTDR手法では信号が伝送路を通過する際に戻ってくる反射信号を測定しますTDR 対応の計測器は媒体を介してパルス信号を送信し未知の伝送環境からの反射波と標準的なインピーダンスによって生成される反射波を比較します図8にTDR 測定に使用するシステムの構成を簡略化して示しました

TDR 測定用のサンプリングモジュール

Zload

ステップ信号の発生源

コネクタ

伝送路

サンプラ

図 8 T D R用の測定システム

図9に示したのはTDR測定の結果と伝送路をマッピングした例です

時間

Z

0

Z 0 Z 0 Z 0

Z 1 Z 2

t1 t2

容量性の不連続 誘導性の不連続

図 9 T D R測定の結果と伝送路のマッピング

周波数領域での反射測定

TDR測定では刺激信号(パルス波やステップ波など)を伝送路に送信し反射を解析することを基本としますFDR(Frequency Domain Ref lec t ions 周波数領域反射)測定も基本は同じですが両方式の実現方法は大きく異なりますT D R測定ではD Cパルスを使用しますがF D R測定ではその代わりにR F信号の掃引を利用しますまたFDR測定はTDR測定よりもかなり感度が高く障害やシステムの性能劣化を精度良く特定することができます

FDR測定ではソース信号と伝送路内の障害などによって反射された信号がベクトルとして加算されますTDR 測定では刺激信号として非常に広い帯域を網羅する非常に短いD Cパルスを使用しますそれに対しF D R測定では実際に対象とする特定周波数範囲(システムの動作範囲)でRF信号の掃引を行います

IFFT

周波数領域のデータ 時間(距離)領域のデータ

MHz

dB

m

図1 0 F D Rの原理周波数の掃引を行って得られた反射損失

のデータを時間(距離)領域のデータに変換します

PIMの発生源までの距離

ラインスイープを利用すればインピーダンスミスマッチを検出できますその結果伝送路におけるPIMの発生源も判明するかもしれませんただしPIMと伝送路のインピーダンスミスマッチは互いに独立している可能性がありますつまりラインスイープによる測定では伝送路の問題が検出されなかった個所でPIMの非線形性が生じる可能性があるということですそのためユーザに対してPIMの発生を示すだけでなく伝送路のどこで問題が発生しているのかを明確に示すソリューションが必要になります

Analog Dialogue Volume 51 Number 1 33

PIMを対象とする包括的なラインテストは前述した設計PIMのキャンセルと同様のモードで実行しますただしアルゴリズムで相互変調積の遅延推定を行っている部分は除きます優先されるのは相互変調歪みのキャンセルではなく伝送パスのどこで相互変調が起きているのかを正確に示すことですこの概念はPIMの発生源までの距離(Dis tance to PIM)として知られています例として以下の2つのトーンを使用したテストを考えます

トーン1

e j(w1 (t + t0) + θ1)

トーン2

e j(w2 (t + t0) + θ2)

ここでw 1とw 2は周波数 θ 1と θ 2は初期位相 t 0は初期時刻です

この時相互変調歪み(ここでは低い方を例にとります)は以下の式で表されます

e j((2w1 ndash w2) (t + t0) + (2θ1 ndash θ2))

多くの既存のソリューションではユーザは伝送経路を切断しそこにPIM基準(PIM Standard)を挿入する必要があります(図11(a))PIM基準は決まった量のPIMを発生させるためのデバイスでありテスト装置の校正に使用されますこれを使うことでユーザはリファレンスとなる相互変調歪みを得ることができますこの歪みは送信パスの特定の位置 距離で発生しており位相も既知となります図11において相互変調歪みの位相θ 32はゼロの位置を表す基準として使用されます

初期校正を実施したらシステムを再構成しますそして図11(b)に示すようにシステムの相互変調歪みを測定しますθ 32とθrsquo 32の位相差はPIMの発生源までの距離を算出するために使用できます(以下参照)

(2w1 ndash w2) times (2D) = θ32 ndash θ32

S

ここでDはP I Mの発生源までの距離Sは波の伝搬速度 (伝送媒体によって異なります)です

アセンブリPIMとラスティボルトPIMは少しずつ緩やかに増大していきます基地局は最初に配備した直後は

良好に動作するでしょうしかし時間が経つとこれら2種類のPIMがはっきりと現れるようになりますPIMのレベルは振動や風といった環境要因に左右されますつまりPIMの性質や特性は動的なものになり時間の経過に伴って変動しますPIMのマスクやキャンセルは容易なことではありませんしかもそのまま放置すればシステム全体の障害につながる深刻な問題がマスクされてしまう可能性がありますこのような環境ではオペレータはシステム全体の障害による損失を回避するために効率的にPIMの発生源を特定して修復や交換を図りたいと考えるはずです

またPIMの発生源までの距離を測定する手法を使えば基地局のオペレータはシステムの経年劣化を追跡できるようになります加えて将来的にどのような問題が現れるのかを前もって示せるようになりますそれらの情報を活用することで定期保守のタイミングで脆弱な部品の交換を実施できるようになりますさらにコストのかかるシステムのダウンタイムや専門性の高い修復作業を回避することが可能になります

まとめ

PIMは特に目新しい問題ではありませんはるか昔から存在しもともと知られていた現象です携帯電話の業界では最近2つの変化があったことから改めてPIMに注目が集まるようになりました

1つは高度なアルゴリズムによってPIMの存在 位置を検出し必要に応じてそれをキャンセルする優れた手法が提供されるようになったことです従来無線設計者はPIMに関する特定の性能要件を満たす部品しか選択することができませんでしたしかしPIMをキャンセルするためのアルゴリズムが登場したことで部品の選択について高い自由度が得られるようになりましたその結果より性能の高い部品を選択することもできるし性能のレベルを維持しつつコストを下げたりハードウェアの小型化を図ったりすることも可能になりましたPIMをキャンセルするためのアルゴリズムは部品の性能をデジタルの手法で補完します

もう1つの変化は基地局の密度と多様性が爆発的に増大したことですそれによりアンテナの共有をはじめとする特殊な構成を持ったシステムが採用されるようになりましたその結果まったく新たな領域の問題に直面することになったのです

(a) (b)

デュプレクサ

PIM 基準

Rx

Tx

w2w1

θ20θ10

θ23θ13θ32

θ21θ11θ31

PIM のソース

デュプレクサ

Rx

Tx

w2w1

θ20θ10

θ23יθ13יθ32י

θ21יθ11יθ31י

図11 P I Mの発生源までの距離

Analog Dialogue Volume 51 Number 134

著者

Frank Kearney(frankkearneyanalogcom)はアイルランド リマリックにあるアナログデバイセズの通信システムエンジニアリングチームでアルゴリズム開発マネージャを務めています1988年に大学を卒業し以来アナログデバイセズに勤務しています最近まで中国のアジア太平洋地域担当システムエンジニアリングチームでシニアアプリケーションマネージャを務めていました現在はユニバーシティカレッジダブリンで博士号の取得にも取り組んでいます

Frank Kearney

Steven Chen(stevenchenanalogcom)は2004 年に南開大学(中国天津)で通信工学の修士号を取得しました同大学を卒業後アナログデバイセズの北京デザインセンターにデジタル設計技術者として入社し次世代テレビグループや高速コンバータグループで業務に従事しました現在は高度なアルゴリズムの開発を担当する技術者として通信システムエンジニアリングチームに所属しています研究分野はデジタル信号処理通信システムデジタルアシストアナログ技術です

Steven Chen

アルゴリズムによるPIMのキャンセルは最初に送信される信号の情報に基づいて行われます基地局上の空間の質が優れている場合複数のトランスミッタによって1つのアンテナを共有することもありますそのため不要なPIMが発生する可能性が高くなりますそうした場合でもアルゴリズムが送信パスの一部に関する情報を保持していれば良好に機能することもありますしかし伝送パスについて不明な部分がある場合には最初に開発したアルゴリズムの機能や性能では限界があるかもしれません

基地局の配備に関する問題は現在も増え続けていますがPIMを検出 キャンセルするアルゴリズムにより無線設計者は短期的に大きな成果とメリットを得られるようになるはずですその一方で将来の課題に対応できるように開発に取り組む必要があることも明らかです

この著者が執筆した 他の技術文書

次世代SDRトランシーバの威力を知る――RF対応の複素ミキサーゼロ IFアーキテクチャ先進的なアルゴリズムが肝に

Analog Dialogue 51-02

Analog Dialogue Volume 51 Number 135

電源ノイズやクロックジッタが高速DACに

及ぼす影響位相ノイズを解析管理する著者Jarrah Bergeron

Share on

ル回路もノイズの発生源となりますただこれらについては次のような疑問が生じますそれは「信号のノイズや回路が生成するノイズの全てがDAC内部のあらゆる部分に混入し位相ノイズとして現れる可能性があるのだろうか」というものですもちろんデジタルインターフェースは他の種類のノイズも生成する可能性がありますがここでは位相ノイズに注目します

I Oが問題になるのかどうかを確認するために高速 DAC「AD9162」を例にとりデジタルインターフェースを使用した場合と使用しない場合の位相ノイズを比較しました(図2)デジタルインターフェースを使用しない場合AD9162をNCO(数値制御型発振器)モードで使用することによって内部で波形が生成されますこの時AD9162は事実上DDS(Direct Digi ta l Synthesizer)発生器として機能します

10 100 1k 10k 100k 1M 10M

周波数オフセット〔Hz〕

電力〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80NCOモード1 倍のインターポレーション2 倍のインターポレーション3 倍のインターポレーション4 倍のインターポレーション

図 2 位相ノイズの測定結果インターポレーション比を 変更した場合の結果を比較しています

図2に示したようにデジタルインターフェースを使用するとピークが現れますまたインターフェースの設定の違いによりピークの位置は移動しますここで注目すべきことは各モードに対応するノイズと曲線が全て重なり合っている点ですつまりこの製品ラインではデジタルインターフェースは問題にはなりませんただしシステムの要件によってはスプリアスに対処しなければならない可能性がありますデジタルインターフェースがあまり問題にはならないことがわかったところで次はクロックに話を進めます

あらゆるデバイスはそれぞれを特徴づける各種の特性を備えていますそれらの中でも特に把握することが困難なのがノイズ特性ですまたノイズに対処するための設計は特に難易度の高い作業になりますそのため開発の現場では伝聞を基に作成されたルールを使って設計が行われていたり試行錯誤で作業が進められたりすることが少なくありません本稿では高速DAコンバータ(DAC)の位相ノイズをテーマとして取り上げます具体的には位相ノイズを抑えるための設計手法について定量的に理解できるよう解説を行います位相ノイズに関する要件に対し最初から過不足のない適切な設計を行うための方法論を示すことを目標とします

ゼロから設計を開始する場合当初DACは理想的な回路ブロックとして扱われますしかし現実のDACにはいくらかのノイズが伴いますDACの内部でノイズが生成されることもあれば外部のノイズ源からDACにノイズが混入することもあります外部からのノイズはDAC の任意の接続個所を介して混入しますノイズの混入個所は大きく電源クロックデジタルインターフェースの3つに分けられます(図1)以下では各混入個所について個々に解説しそれぞれの重要度を明らかにします

010110011011

図1 D A Cに対するノイズの混入個所 これらが位相ノイズの原因になります

デジタルインターフェース

まず最も簡単に対処が可能なデジタルインターフェースについて説明しますDACのデジタル I Oではサンプルデータを受信しますそれを最終的にアナログ信号に変換して出力するのがDACの主機能ですよく知られているように受信する信号には多くのノイズが含まれていますその様子はアイダイアグラムによって確認することができますまた受信に使用するデジタ

Analog Dialogue Volume 51 Number 1 36

クロック

クロックはDACの位相ノイズの最も大きな発生源となりますD A Cではクロック(D A Cクロック)によって次のサンプルを送信するタイミングが決まりますしたがってその位相(またはタイミング)に関する全てのノイズは出力の位相ノイズに直接影響を及ぼします(図3)ここでの動作は連続する各離散値の間で矩形関数による乗算が行われると見なすことができますその乗算のタイミングはクロックによって定義されますまた周波数領域において乗算は畳み込みに相当しますその結果対象とするスペクトルにはクロックの位相ノイズに応じたノイズが生じます(図4)ただしその正確な関係は図を見ただけではわかりません以下ではその関係を表す式を簡単に導出していきます

VC

LOC

KV

DA

C

図 3 クロックの位相ノイズとD A Cの出力の関係

周波数 周波数 周波数

ベクトル

振幅

クロック 出力

図 4 位相ノイズの畳み込み

図5に示したのは時間領域におけるクロックと出力の波形の例ですここではクロックと出力のノイズ振幅(図6の赤色の矢印)の比率を求めます2つの三角形についてはどの辺の長さもわかりませんただ2つの三角形における水平の辺の長さは同じです

VC

LOC

KV

SIG

NA

L

図 5 クロックと出力の波形

VC

LOC

KV

SIG

NA

L

図 6 位相ノイズの関係

斜辺をそれぞれの波形の微分係数とするとこの図から以下の式が得られます

VCLK_noisepartVCLKpartt

=VSIG_noisepartVSIGpartt

DACのノイズを左辺に移項して整理すると次の式が得られます

partVSIG(t)partt

partVCLK(t)partt

VSIG_noise = VCLK_noise

D A Cの出力とクロックは正弦波かそれに近い波形として考えるのが一般的ですそのため上の式は次のように簡略化できます(この部分の仮定が当てはまらない場合には1つ前の式をそのまま使用してください)

VSIGfSIG

VCLKfCLKVSIG_noise = VCLK_noise

これを整理すると以下の式が得られます

=

VSIG_noiseVSIG

VCLK_noiseVCLK

fSIGfCLK

それぞれの波形の振幅を基準にするとノイズの関係は等しいことに注目してくださいこのことから搬送波を基準にすると式を簡潔にまとめることができますさらに対数を使用することで以下の式が得られます

NSIG = NCLK + 20 log10

fSIGfCLK

搬送波を基準とするノイズはクロック周波数に対する信号周波数の比に応じて増減します信号周波数が半減するごとにノイズは6dBずつ改善されます先ほどの図で考えると下の三角形の鋭角が小さくなり垂直の辺が短くなるということですまたクロックの振幅を増加させてもノイズが同じ振幅で増加するのであれば位相ノイズは改善しないことにも注意してください

Analog Dialogue Volume 51 Number 137

シミュレーションによりDACに入力されるクロックに変調をかけると位相ノイズがどのようになるのか確認してみます図7に100kHzで位相を少し変調した5GHzのクロックの様子を示しましたまたこの図にはDACの出力スペクトルを重ねてプロットしています出力信号の周波数は500MHzと1GHzですこれを見ると各トーンが先述した関係になっていることがわかります5GHzのクロックと比較すると500MHzの出力ではノイズが20dB低減していることがわかりますまた500MHzの出力と比較すると1GHzの出力ではノイズが6dB増加していることもわかります

搬送波からのオフセット〔kHz〕

電力〔

dBc〕

5 GHz の DAC クロック500 MHz の出力1 GHz の出力

ndash100

ndash90

ndash80

ndash70

ndash60

ndash50

ndash40

ndash30

ndash20

ndash10

0

ndash300 ndash200 ndash100 0 100 200 300

図 7 1 0 0 k H zで位相を変調した場合のクロック出力の位相 ノイズ5 0 0 M H z 1G H zのD A C出力もプロットしています

適切に制御された有用な実験により現実のノイズを把握してみますそのためにクロック発生器を広帯域対応のシンセサイザ「ADF4355」に置き換えてみます図8はこの新たなクロックソースとDACの出力の位相ノイズを示したものですDACの出力としては信号周波数がクロック周波数の1 21 4にした場合を例にとっていますここでも周波数が半減するごとにノイズが6dBずつ低減することを確認できますこの結果については最良の位相ノイズ性能を得るためのPLLの最適化を実施していないことに注意する必要があります周波数オフセットが小さい領域では期待される曲線に対してずれが生じていることに気づいた方もいるでしょうこのずれはリファレンスが異なることから生じています

周波数オフセット〔kHz〕

位相ノイズ〔

dBc

Hz〕

4 GHz のクロックソース(ADF4355)1000 MHzの出力2000 MHz Output

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash80

01 1 10 100 1k 10k 100k

図 8 広帯域対応のシンセサイザをクロックソース とした場合のD A C出力の位相ノイズ

もう1つ重要な点として入力電力とノイズの間には依存関係がないことに注意する必要があります関係するのは搬送波とノイズ電力の差だけですつまりクロックを単に増幅しても何の効果も得られません図9はこのことを示しています唯一の変化は信号発生器が原因でノイズフロアが少し高くなっていることですこの測定結果はある範囲内においてのみ有効ですそれを超えるとクロックの影響ではなくクロック受信器のノイズといった他のノイズ源の影響の方が大きくなります

オフセット〔Hz〕

1800 MHz の出力

ノイズ〔

dBc

Hz〕

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash903 dBm6 dBm9 dBm

100 1k 10k 100k 1M 10M 100M

図 9 位相ノイズに対する入力電力の影響

2timesNRZという新たなサンプリング方式についても簡単に触れておきますこれはクロックの立上がりエッジと立下がりエッジの両方で新しいデータをサンプリングするというものです「AD9164」シリーズのDACにはこの新しいサンプリングモードが導入されていますサンプリングモードを変えても位相ノイズの特性は変わりません図10は従来のNRZモードと新たな2timesNRZ モードを比較したものです

2timesNRZモードではノイズフロアがいくらか上昇していますが位相ノイズの曲線は同様ですこの結果は立上がりエッジと立下がりエッジの両方でノイズ特性が同等であることを前提にしています実際ほとんどの発振器は立上がりエッジと立下がりエッジにおけるノイズ特性は同等です

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash90

ndash8070 MHz(従来の NRZ モード)70 MHz(2timesNRZ モード)2 GHz(従来の NRZ モード)2 GHz(2timesNRZ モード)

100 1k 10k 100k 1M 10M 100M

図1 0 位相ノイズとサンプリングモードの関係 従来のN R Zモードと2 times N R Zモードを比較しています

Analog Dialogue Volume 51 Number 1 38

電源

もう1つのノイズの混入個所は電源ですチップ上の全ての回路には何らかの方法で電力を供給する必要がありますそれによりノイズを出力まで伝搬する多数の経路が形成されますメカニズムの詳細は回路によって異なりますが以下ではいくつかの可能性を取り上げて説明します通常DACの出力は正電源負電源のピンからの電流を通すMOSスイッチ付きの電流源で構成されます図11に示すように電流源には外部電源から電力が供給されますまたノイズは電流の変動として現れますこのノイズはスイッチを通って出力に伝搬する可能性もありますがそれであればベースバンドに直接カップリングするだけです位相ノイズにまで影響が及ぶのはこのノイズが搬送波周波数に混入した時ですこの混入はスイッチングするMOSFETがバランスミキサーとして機能することで生じますプルアップ用のインダクタもノイズの混入経路となりますプルアップ用のインダクタにより電源レールからのD Cバイアスが設定されますそこに存在するノイズはトランジスタに伝搬することになりますそれに伴う変動によりソース ‐ドレイン間の電圧や電流源の負荷といった動作条件が変わりますそれにより電流の流れに変化が生じRF信号への混入が発生します一般にスイッチングによって近くの信号にノイズが混入する可能性がある場合あらゆる回路が電源ノイズが位相ノイズとして現れる際の媒体になり得ます

OUTPOUTN

図11 D A Cの出力部電流源スイッチ インダクタで構成されています

このように電源ノイズの混入は回路とミキシングが複雑に絡み合う現象ですしたがってそうした動作の全てをモデル化するのは容易ではなく現実的には人手に負える作業ではありませんそこで他のアナログブロックの特性評価方法を活用して洞察を得ることにしますレギュレータやオペアンプといった ICの場合電源電圧変動除去比(PSRR)が仕様として規定されていますPSRRは電源の変化に対する負荷の感度を定量化したものですこれを位相ノイズの解析に利用することができますただし実際にはPSRRではなくPSMR(Power Supply Modula t ion Rat io 電源変調比)を使用しますPSRRもベースバンドアプリケーションで使用するDACには有用ですがここでは使用しませんまずはPSMRのデータを取得する方法について説明します

PSMRを測定するには対象とする電源レールを変調しなければなりませんそのための一般的な構成を図12に示しましたレギュレータと負荷の間にはカップリング

回路を配置していますこれを通過することで信号発生器によって生成された正弦波信号が重畳されて電源に変調が加わりますここでカップリング回路の出力をオシロスコープで観測することにより電源の変調の様子を確認します一方DACの出力はスペクトラムアナライザで取得しますPSMRは搬送波周辺に現れる変調後のサイドバンド電圧に対するオシロスコープで観測した電源のA C成分の比率を計算することによって求められます

信号発生器オシロスコープ

スペクトラムアナライザ

電源装置

評価用ボード

電源レール

カップリング回路

図1 2 P S M Rを測定するための構成

カップリングについてはいくつかの方法が考えられますアナログデバイセズのアプリケーションエンジニアであるR o b R e e d e rはアプリケーションノート「M S - 2 2 1 0」の中でL C(インダクタ‐コンデンサ)回路を使用してADコンバータ(ADC)のPSMRを測定する方法について説明していますその他にパワーアンプトランス変調専用の電源を使用する方法もありますここではトランスを使用する方法を採用しましたこの方法では信号発生器のソースインピーダンスを低く抑えるために巻数比を大きくとるべきです図14に標準的な測定結果を示しました

巻数比が1 1 0 0の電流検出用トランスと関数発生器を使用して 1 2 Vのクロック用電源を 5 0 0 k H zで変調しましたその結果ピーク t oピーク電圧は3 8 m VになりましたD A Cのクロックレートは 5 G S P S(ギガサンプル 秒)ですこの出力により1GHzの搬送波(フルスケール)に対し-35dBmのサイドバンド電力が発生します電力を電圧に変換し変調後の電源電圧に対する比率を計算するとPSMRは -11dBとなります

図1 3 変調したクロック用電源

Analog Dialogue Volume 51 Number 139

図14 変調後に発生するサイドバンド電力

1つ の 条 件 で デ ー タ を 取 得 で き る よ う に な っ たら次は複数の周波数で掃引を行いますただしA D 9 1 6 4には計 8つの電源があります全ての電源を測定するのも1つの方法ですが最も影響を受けやすい電源であるAVDD12AVDD25VDDC1 2 V N E G 1 2に対象を絞ることもできます例えばSerDes(Seria l izer Deser ia l izer)用の電源などはこの解析には無関係なので省いて構いません複数の周波数と電源に対して掃引を行った結果を図15にまとめました

周波数〔kHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

1 10 100 1k

図1 5 周波数を掃引して電源のP S M Rを測定した結果

最も影響を受けやすい電源レールはクロック用の電源ですその次は-12Vと25Vのアナログ電源で12Vのアナログ電源はかなり影響を受けにくいと言えます12Vのアナログ電源としては適切な配慮さえ行えばスイッチングレギュレータを使用しても構いませんそれに対しクロック用の電源については最適な性能を得るために極めてノイズが小さいLDO(低ドロップアウト)レギュレータを使用する必要があります

PSMRは特定の周波数範囲でのみ測定可能です範囲の下限は磁気カップリングの低下によって生じますここで選択したトランスはカットオフ周波数がわずか数十kHz程度でした一方範囲の上限はデカップリングコンデンサによって負荷インピーダンスが低下し電源レールの駆動が難しくなることによって生じます機能に影響が及ばないのであれば一部のコンデンサを取り除いて測定を行うことも可能です

PSMRを利用する際にはいくつか注意すべきことがありますP S R Rとは異なりP S M Rは波形の電力に依存しますつまりDACの場合はデジタルバックオフに依存するということです波形の振幅が小さいほど 1 1の比率でサイドバンドも小さくなりますしかしサイドバンドは搬送波に対して一定なのでバックオフによる設計上の効果はありませんもう1つ注意すべきことは搬送波の周波数に対する依存関係です搬送波の周波数を横軸にとったグラフを見ると周波数が高くなるほどさまざまな傾きで直線的にPSMRが低下することがわかります興味深いことに影響を受けやすい電源レールほどその傾きが急峻になります例えばクロック用の電源の傾きは - 6 4 d B o c t a v eですそれに対し負のアナログ電源の傾きは - 4 5 d B o c t a v eですまたサンプリングレートもPSMRに影響を及ぼします最後にPSMRによって明らかになるのは位相ノイズの影響の上限です振幅ノイズも生成されますがそれと区別はできません

搬送波の周波数〔MHz〕

PSM

R〔dB〕

25 V のアナログ電源12 V のクロック用電源-12 V のアナログ電源12 V のアナログ電源

0

10

20

30

40

50

60

70

100 1k 10k

図16 P S M Rと信号周波数の関係

ノイズに関する要件は多種多様ですしたがって電源についてはいくつかのオプションを検討すべきです例えばL D Oは実績のあるレギュレータであり最大限のノイズ性能を達成したい場合には特に有用ですしかしL D Oであればどの製品でもよいというわけではありません図 1 7において 1 5 0 0 2 Cの曲線はA D 9 1 6 2の評価用ボードにおける位相ノイズを表していますDACの出力を3 6GHzに設定しDACのクロックには4GHzのクロックソース(Wenze l製)を使用しました1kHz~100kHzの安定した位相ノイズの原因は主にクロック用の電源として使用したLDO「ADP1740」のノイズであると考えられますこのLDOのノイズスペクトル密度のグラフと図16に示したDACのPSMRの測定値を使用することによりそのノイズの影響を計算し図17上にプロットすることができます外挿法を適用しているので正確には一致しませんが計算によって得られた値はノイズの測定値とほぼ一致しますこのことからクロック用の電源が確かにノイズに影響を及ぼすということがわかりますそこで電源回路を再設計しA D P 1 7 4 0の代わりに低ノイズの「A D P 1 7 6 1」を使用するよう変更を加えましたするとノイズは確かなオフセットとして最大10dB低減しますその結果クロックによるノイズの影響を表す曲線(15002D)に近づけることができました

Analog Dialogue Volume 51 Number 1 40

オフセット〔Hz〕

位相ノイズ〔

dBc〕

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

ndash904 GHz のクロックソース(Wenzel 製)15002C15002DADP1740

100 1k 10k 100k 1M 10M 100M

図17 A D 9 16 2の評価用ボードにおけるノイズの測定結果

ノイズはレギュレータに依存して大きく変化するだけでなく出力コンデンサ出力電圧負荷によっても変動する可能性があります特に影響を受けやすい電源レールについてはこれらの要因を慎重に検討する必要がありますその一方でシステムに対する全体的な要件によっては必ずしもLDOが必要だというわけではありません

スイッチングレギュレータに適切なLCフィルタを組み合わせて電力を供給することも可能ですそうすれば電源回路の設計を簡素化することができますLDOの場合と同様にレギュレータのノイズスペクトル密度を基に設計を行いますただしL Cフィルタを適用する場合直列共振に対する注意が必要です過渡的な状態が扱いにくくなるだけでなく共振周波数の周辺で電圧ゲインが生じ位相ノイズとともに電源レールのノイズが増加する可能性があります共振は回路のQ値を低下させる(回路に損失の大きい要素を追加する)ことによって緩和できます以下に示す一連の図はAD9162を使用する場合の別の設計例です

この設計でもADP1740によってクロック用の電源を供給しますただしその後段にLCフィルタを配置しています図18に示したのはそのフィルタの構成ですインダクタはRLモデルフィルタ用のメインのコンデンサはRCモデル(C1+R1)を使用して表していますこのフィルタの応答を図19に示しました赤線で示したのが共振特性です予想どおりこのフィルタの影響は位相ノイズの応答にはっきりと表れます(図20の青色の曲線)100kHzの辺りでノイズが安定しその後急峻に低下しているのはフィルタの影響です幸いこのLCフィルタは顕著なピークが生じるほど深刻な問題を抱えているわけではありませんそれでも改善の余地はありますそこで改善方法として採用したのはもう1つの大きなコンデンサを適切な直列抵抗とともに追加してエネルギーを消費させるというものです具体的には 2 2 μ Fのコンデンサと100mΩの抵抗を直列に接続した回路を追加することによって応答のピークがかなり抑えられます(図19の青色の曲線)その結果として周波数オフセットが1 0 0 k H zの辺りの位相ノイズが改善されます(図20の黄色の曲線)

RR2R = 100 mΩ

CC2C = 22 microF

RR1R = 10 mΩ

CC1C = 10 microF

LL1L = 200 nHR = 5 mΩ

V_1ToneSRC1V = Polar (10) V周波数 = 1 GHz

+

ndash

VIN

VOUT

図18 L CフィルタとQ 値を低下させるための回路

周波数〔Hz〕

dB(

mag

(VO

UTm

ag(V

IN)〔

H〕

ndash80

ndash60

ndash40

ndash20

0

ndash100

20

1k 10k 100k 1M 10M 100M

図1 9 L Cフィルタの応答

周波数〔Hz〕

電力〔

dBc

Hz〕

ndash150

ndash140

ndash130

ndash120

ndash1103800 MHzQ値を低減

1k 10k 100k 1M 10M 100M

図 2 0 位相ノイズの応答

DAC自身の位相ノイズ

最後にDAC自身が発生する位相ノイズについて触れておきますAD9164シリーズの位相ノイズは非常に小さく定量化は困難です予想される全てのノイズ源からの影響を差し引いて残ったノイズがDAC自身からのノイズであるということになりますその様子を表したものが図21です測定値とともにシミュレーションによって得た位相ノイズの値もプロットしています両者はかなり一致していることがわかります一部の周波数範囲ではやはりクロックに依存する位相ノイズが大部分を占めています

Analog Dialogue Volume 51 Number 141

著者

Jar rah Bergeron( j a r rah bergeronanalog com)は2014年からアナログデバイセズの高速コンバータグループでアプリケーションエンジニアとして業務に従事しています高出力のマイクロ波システムからナノスケールの粒子検出まで多岐にわたるプロジェクトに参加してきましたビクトリア大学で電気工学の学士号を取得しています趣味はロッククライミングやスノーボードといったアウトドアの活動です

Jarrah Bergeron

オフセット〔Hz〕

位相ノイズ〔

dBc〕

測定値シミュレーション結果

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M 10M 100M

図 2 1 A D 9 16 2の位相ノイズ

まとめ

本稿で説明したようにDACの位相ノイズに影響を及ぼす要因は多岐にわたりますその事実に圧倒されてしまい推奨されているソリューションに大人しく従っておこうと考える設計者も少なくないでしょうしかしどのような設計においてもその方針は次善の策にしかなりませんRF対応のシグナルチェーンにおける正確な誤差の見積もりと同様に位相ノイズの見積もりも設計の過程で利用することができますつまりクロックソースの位相ノイズ各電源レールのPSMRLDOのノイズ性能DACの設定を基に各ノイズ源からの影響を計算したり最適化したりすることができますそうした見積もりの例を図22に示しました全てのノイズ源について正しく考慮すれば位相ノイズを解析管理しシグナルチェーンを最初から正しく設計することが可能になります

周波数〔Hz〕

ノイズ〔

dBc

Hz〕

ndash200

ndash190

ndash180

ndash170

ndash160

ndash150

ndash140

ndash130

ndash120

ndash110

ndash100

100 1k 10k 100k 1M

ADF435512 V のクロック用電源25 V のアナログ電源12 V のアナログ電源-12V のアナログ電源合計

図 2 2 位相ノイズを見積もった例

関連資料 Brad Brannon アプリケーションノート AN-756「サンプル化システムに及ぼすクロック位相ノイズとジッタの影響」Analog Devices2004年

R o b R e e d e r「高速A D Cの電源回路設計で考慮すべきこと」Analog Devices2012年2月

Analog Dialogue Volume 51 Number 142

アナログデバイセズに寄せられた珍問難問集 Issue 139

ジャイロが道を間違えた著者Ian Beavers

Share on

トとして蓄積されますドリフトが招く望ましくない結果は計算方位の誤差が減少することなく連続的に増大していくことです逆に加速度計は振動や重力以外のその他の加速度の影響を受けやすくなります

ジャイロセンサーのドリフトは主に2つの成分が組み合わされて生じますゆっくりと変化するDCに近い変数とより高い周波数のノイズ変数です前者は「バイアス不安定性」後者は「角度ランダムウォーク(ARW)」と呼ばれますこれらのパラメータは単位時間あたりの回転角で表されますこのドリフトの影響を最も受けやすいのがヨー軸ですピッチ(姿勢)軸とロール軸のジャイロセンサードリフトのかなりの部分は加速度センサーのフィードバックを通じて重力を基準とした相対位置をモニターすることにより IMU内部で除去することができますローパスフィルタやカルマンフィルタを使って IMU内でジャイロセンサー出力をフィルタ処理する方法もドリフト誤差を部分的に除去する方法として広く使われています

理想を言えばすべての軸のジャイロセンサードリフトを補正するには2つの基準が必要です通常9自由度のIMUは3軸に磁気センサーを付加しています磁気センサーは地球の磁北を基準とした磁界強度を検出するものですこれらのセンサーを使用する時は加速度センサーのデータをもう1つの外部基準として一緒に使用することでヨー軸におけるジャイロセンサー誤差の影響を軽減することができますしかし地球の磁場と同程度の大きさの磁場を生成する要素が数多く存在するので適切な空間磁気センサーを設計しようとしても加速度センサーより信頼性が低下する方向に進みかねません

長期ドリフトを除去するためのより効果的なもう1つの方法は角速度ゼロ補正機能をジャイロセンサーに実装することですデバイスが完全に静止している場合はその軸におけるジャイロセンサーのオフセットをいつでもゼロにすることができますがこの機会はアプリケーションによって大きく異なります車のアイドリング時自律型ロボットの静止時人間の足を運ぶ動作の合間などシステムが反復的に休止状態に置かれるような場合はその状態を使ってオフセットをゼロにすることができます

もちろん設計内でのバイアス不安定性が最小になるような最先端の I M Uを最初から使用することがジャイロセンサーのドリフトに最も効果的であることは言うまでもありません

質問

ジャイロセンサーの方位には時間とともにドリフト誤差が蓄積される可能性があると聞いたことがありますこれはどの IMUにも起こり得るのでしょうか

回答

角速度を測定するMEMSジャイロセンサーには誤差を発生させる内部的要因がいくつかありバイアスの不安定性もその1つですしかし慣性計測ユニット(IMU)にはディスクリート部品より優れた点がいくつかありそれらの利点によって高い性能を実現しています6自由度の IMUは複数のMEMS慣性センサーで構成されておりこれらのセンサーは温度補償されさらに各直交軸に合わせて補正されています内蔵された3軸ジャイロセンサー機能で既知点のまわりの回転を計測し3軸加速度センサーで変位を計測しますデジタルシグナルプロセッサやマイクロコントローラを使用するポストプロセシングステップではセンサーフュージョンのための内部的手段を提供します

ジャイロセンサーのバイアスは不安定になることがありこの場合はデバイス内で本来存在する欠陥にノイズが加わることで時間とともにジャイロセンサーの初期ゼロ値にドリフトが生じます再現性のあるバイアスは IMUの既知の温度範囲内で補正することができますしかし定常的なバイアス不安定性が蓄積すると角度誤差が生じますこれらの誤差は長期にわたるジャイロセンサーベースの回転や角度の見積のドリフ

Analog Dialogue Volume 51 Number 1 43

著者

Ian Beavers( i an beaversanalog com)はアナログデバイセズのオートメーションエナジーセンサーチームの製品エンジニアマネージャーです入社は1999年で半導体産業で19 年以上の経験を有していますノースカロライナ州立大学で電気工学の学士号をグリーンズボロのノースカロライナ大学でMBAを取得しました

Ian Beavers

ジャイロセンサーの一定バイアス誤差はデバイスが回転していない状態で長時間の出力平均を求めることにより計測できます I M Uのアラン分散のグラフは1時間あたりの回転角で表したジャイロセンサーのドリフトと積分時間 τの関係を表しており通常は両対数で表されますADIS16490は高性能のタクティカルグレード IMUで構成されるアナログデバイセズのポートフォリオの中で最新の製品ですADIS16490 の動作時バイアス安定性は1時間あたり18degという優れた値ですこれは図1に示すADIS16490のアラン分散のグラフに反映されています図では1時間(3600秒)における誤差が18degであることが分かります

図1 A D I S 16 4 9 0ジャイロセンサーのルートアラン分散

Tau (sec)

ADIS16490

deghr

100

10

1

01001 01 1 10 100 1000

この著者が執筆した他の技術文書

RAQ 131 全力を傾ける

Analog Dialogue Volume 51 Number 1 44

Notes

Analog Dialogue Volume 51 Number 145

Notes

Analog Dialogue Volume 51 Number 1 46

Notes

EngineerZoneregアナログデバイスのサポートコミュニティEngineerZone(ezanalogcom)はアナログデバイセズ製品を使用するエンジニア向けのオンラインサポートコミュニティです製品の照会知識の共有設計に関する質問と回答の検索などができますアナログデバイセズのエンジニアや他の設計者との協力交流の場として利用できる公開フォーラムです

アナログダイアログをぜひご活用ください

twittercomADI_News

facebookcomAnalogDevicesInc

linkedincomcompanyanalog-devices

革新的な設計に役立つ技術情報リソース

設計上の課題を解決するためには最新の技術アプリケーションシステムレベルの洞察に関する情報が必要ですそれらをいち早く入手するためにぜひアナログダイアログ(analogcomjpanalog-dialoguehtml)をご購読くださいご友人にもアナログダイアログをご紹介ください

Facebook ADI_News LinkedIn

最新の記事や著者陣の知見を活用するためにアナログダイアログのFacebook(facebookcomanalogdialogue)にもアクセスしてください

アナログデバイセズ株式会社本    社 105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F大阪営業所 532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F名古屋営業所 451-6040 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F

httpwwwanalogcomjpanalog-dialoguehtml

copy2017 Analog Devices Inc All rights reserved

本紙記載の商標および登録商標は

各社の所有に属しますAhead of Whatrsquos Possible は アナログデバイセズの商標です

MO2000511-0-317

Page 13: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 14: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 15: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 16: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 17: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 18: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 19: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 20: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 21: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 22: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 23: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 24: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 25: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 26: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 27: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 28: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 29: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 30: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 31: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 32: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 33: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 34: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 35: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 36: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 37: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 38: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 39: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 40: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 41: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 42: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 43: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 44: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 45: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 46: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer
Page 47: Volume 51, Number 1, 2017...Scott Wayne が退職した2015年5月に、アナログ・ダイ アログの編集者になりました。高速デー タコンバーターメーカーであるComputer