© digital integrated circuits 2nd (j. rabaey et al) interligações a interligação (pista)...

25
al Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) A interligação (pista) transm itters receivers esquema representação física

Upload: internet

Post on 22-Apr-2015

109 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

A interligação (pista)A interligação (pista)

transmitters receivers

esquema representação física

Page 2: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Impacto das interligaçõesImpacto das interligações

Page 3: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Modelos de pistasModelos de pistas

Modelo completo Apenas capacidades

Page 4: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Capacidade de uma pistaCapacidade de uma pista

VDD VDD

Vin Vout

M1

M2

M3

M4Cdb2

Cdb1

Cgd12

Cw

Cg4

Cg3

Vout2

Fanout

Interconnect

VoutVin

CLSimplified

Model

Page 5: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Capacidade: Modelo das placas paralelasCapacidade: Modelo das placas paralelas

Dielectric

Substrate

L

W

H

tdi

Electrical-field lines

Current flow

WLt

cdi

diint

LLCwire SSS

SS

1

Page 6: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

PermitividadePermitividade

Page 7: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Capacidades das franjasCapacidades das franjas

W - H/2H

+

(a)

(b)

Page 8: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Franja versus Placas paralelasFranja versus Placas paralelas

(from [Bakoglu89])

Page 9: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Capacidade entre pistasCapacidade entre pistas

fringing parallel

Page 10: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Impacto da capacidade entre pistasImpacto da capacidade entre pistas

(from [Bakoglu89])

Page 11: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Capacidades de pistas (0.25 Capacidades de pistas (0.25 m CMOS)m CMOS)

Page 12: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Resistência Resistência

W

L

H

R = H W

L

Sheet ResistanceRo

R1 R2

Page 13: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Resistividade Resistividade

Page 14: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Lidando com a resistênciaLidando com a resistência

Escalamento selectivo da tecnologia Melhores materiais

redução do comprimento médio das pistas e.g. cobre, silicatos

Mais camadas de interconexão redução do comprimento médio das pistas

Page 15: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Polycide Gate MOSFETPolycide Gate MOSFET

n+n+

SiO 2

Poli-silício

Silicato

p

Conductividade: 8-10 melhor que Poly

Page 16: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Resistência por unidade de áreaResistência por unidade de área

Page 17: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

O modelo de parâmetros concentradosO modelo de parâmetros concentrados

Vout

Driver

cwire

VinClumpe d

RdriverVout

Page 18: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

O modelo RC de parâmetros O modelo RC de parâmetros concentrados: o atraso de Elmoreconcentrados: o atraso de Elmore

Page 19: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Atraso de Elmore: Cadeia RCAtraso de Elmore: Cadeia RC

Page 20: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Modelo de pistaModelo de pista

Assumir: Pista é constituída por N segmentos de igual comprimento

Para valores grandes de N:

Page 21: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Linha RC distribuídaLinha RC distribuída

Page 22: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Resposta ao impulso de uma pista Resposta ao impulso de uma pista em função de tempo e distânciaem função de tempo e distância

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 50

0.5

1

1.5

2

2.5

time (nsec)

volta

ge (V

)

x= L/10

x = L/4

x = L/2

x= L

Page 23: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Modelos RC Modelos RC

Page 24: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Atacar uma pista RCAtacar uma pista RC

Vi n

Rs Vo ut(rw,cw,L)

Page 25: © Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações

Regras aproximadasRegras aproximadas

atrasos rc devem ser apenas considerados se tpRC >> tpgate (porta que alimenta a pista)

Lcrit >> tpgate/0.38rc atrasos rc devem ser apenas considerados

quando o tempo de subida (descida) à entrada da linha é menor que RC, o tempo de subida (descida) da linha.

trise < RC se esta condição não se verificar, a mudança do sinal

é mais lenta que o atraso de propagação da pista