© digital integrated circuits 2nd (j. rabaey et al) interligações a interligação (pista)...
TRANSCRIPT
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
A interligação (pista)A interligação (pista)
transmitters receivers
esquema representação física
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Impacto das interligaçõesImpacto das interligações
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Modelos de pistasModelos de pistas
Modelo completo Apenas capacidades
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Capacidade de uma pistaCapacidade de uma pista
VDD VDD
Vin Vout
M1
M2
M3
M4Cdb2
Cdb1
Cgd12
Cw
Cg4
Cg3
Vout2
Fanout
Interconnect
VoutVin
CLSimplified
Model
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Capacidade: Modelo das placas paralelasCapacidade: Modelo das placas paralelas
Dielectric
Substrate
L
W
H
tdi
Electrical-field lines
Current flow
WLt
cdi
diint
LLCwire SSS
SS
1
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
PermitividadePermitividade
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Capacidades das franjasCapacidades das franjas
W - H/2H
+
(a)
(b)
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Franja versus Placas paralelasFranja versus Placas paralelas
(from [Bakoglu89])
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Capacidade entre pistasCapacidade entre pistas
fringing parallel
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Impacto da capacidade entre pistasImpacto da capacidade entre pistas
(from [Bakoglu89])
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Capacidades de pistas (0.25 Capacidades de pistas (0.25 m CMOS)m CMOS)
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Resistência Resistência
W
L
H
R = H W
L
Sheet ResistanceRo
R1 R2
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Resistividade Resistividade
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Lidando com a resistênciaLidando com a resistência
Escalamento selectivo da tecnologia Melhores materiais
redução do comprimento médio das pistas e.g. cobre, silicatos
Mais camadas de interconexão redução do comprimento médio das pistas
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Polycide Gate MOSFETPolycide Gate MOSFET
n+n+
SiO 2
Poli-silício
Silicato
p
Conductividade: 8-10 melhor que Poly
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Resistência por unidade de áreaResistência por unidade de área
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
O modelo de parâmetros concentradosO modelo de parâmetros concentrados
Vout
Driver
cwire
VinClumpe d
RdriverVout
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
O modelo RC de parâmetros O modelo RC de parâmetros concentrados: o atraso de Elmoreconcentrados: o atraso de Elmore
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Atraso de Elmore: Cadeia RCAtraso de Elmore: Cadeia RC
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Modelo de pistaModelo de pista
Assumir: Pista é constituída por N segmentos de igual comprimento
Para valores grandes de N:
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Linha RC distribuídaLinha RC distribuída
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Resposta ao impulso de uma pista Resposta ao impulso de uma pista em função de tempo e distânciaem função de tempo e distância
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 50
0.5
1
1.5
2
2.5
time (nsec)
volta
ge (V
)
x= L/10
x = L/4
x = L/2
x= L
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Modelos RC Modelos RC
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Atacar uma pista RCAtacar uma pista RC
Vi n
Rs Vo ut(rw,cw,L)
© Digital Integrated Circuits2nd (J. Rabaey et al) Interligações
Regras aproximadasRegras aproximadas
atrasos rc devem ser apenas considerados se tpRC >> tpgate (porta que alimenta a pista)
Lcrit >> tpgate/0.38rc atrasos rc devem ser apenas considerados
quando o tempo de subida (descida) à entrada da linha é menor que RC, o tempo de subida (descida) da linha.
trise < RC se esta condição não se verificar, a mudança do sinal
é mais lenta que o atraso de propagação da pista