lab 1 digital es

8/17/2019 Lab 1 Digital Es

http://slidepdf.com/reader/full/lab-1-digital-es 1/13

Laboratorio Nº 01: Álgebra de Boole

Pachas Cárdenas Daryl Christopher

Rojo Bautista Kevin Anthony

Facultad de Ingeniería Eléctrica y Electrónica, Universidad Nacional de Ingeniería

Lima, Perú

I. OBJETIVO.

• Identificar los circuitos integrados de tecnología digital.

• Copro!ar el funcionaiento de los circuitos integrados ""# y C$%&.

• 'so del anual de circuitos integrados y la terinología epleada.

II. FUNDAMENTO TE!I"O.

Compuertas Lógicas:

#a construcci(n de las copuertas l(gicas) está !asada en coponentes discretos

*"ransistores) Diodos) y Resistencias+) pero con la enore ventaja de ,ue en un solo

circuito integrado podeos encontrar -) ) / o 0 copuertas *dependiendo de su

n1ero de entradas y propiedades+. "odos los circuitos internos de las copuertas

están conectados de anera ,ue las entradas y salidas puedan anejar estadosl(gicos *- o 2+.

Tablas de verdad:

'na ta!la de verdad es una ta!la ,ue nos uestra la anera en ,ue reacciona la

salida de una copuerta o circuito l(gico) en funci(n de sus entradas. 3n la ta!la se

descri!en todas las posi!les varia!les de entrada y las consiguientes varia!les de

salida.

Operaciones Lógicas

#as operaciones l(gicas !ásicas son / %R *sua+) A4D *ultiplicaci(n+ y 4%"

*negaci(n+) "oando coo !ase la operaci(n ,ue ejecutan) se le da a cada

copuerta su no!re y sí!olo en un diagraa.

Fa#ilia de lo$ TTL



#a failia l(gica ""# es ,ui5ás la ás antigua y co1n de todas las failias

l(gicas de circuitos integrados digitales. #a ayor parte de los chips &&I y $&I se

fa!rican utili5ando tecnología ""#.

#os circuitos integrados ""# ipleentan su l(gica interna) e6clusivaente a !ase

de transistores 4P4 y P4P) diodos y resistencias.

#a priera serie de dispositivos digitales ""# fue lan5ada por "e6as Instruents en

-780. #os chips ""# se usan en toda clase de aplicaciones digitales) desde el ás

sencillo coputador personal hasta el ás sofisticado ro!ot industrial. #os circuitos

""# son rápidos) versátiles y uy econ(icos.

#a failia ""# está disponi!le en dos versiones9 la serie :0 y la serie ;0) la priera

se destina a las aplicaciones ilitares y la segunda a aplicaciones industriales y de

prop(sito general. #a failia ""# o !ipolar se divide en las siguientes categorías o

su!failias !ásicas9

""# &"A4DAR".

""# &<%""K= *&+.

""# D3 BA>A P%"34CIA *#+.

""# &<%""K= D3 BA>A P%"34ICA *#&+.

""# D3 A#"A ?3#%CIDAD *<+.

""# &<%""K= A?A4@AD% *A&+.

""# &<%""K= D3 BA>A P%"34CIA A?A4@ADA *A#&+.

%tra failia !ipolar uy popular es la 3C# *l(gica de eisor acoplado+. #os

dispositivos de esta failia se caracteri5an por su rapide5) pero consuen ucha

potencia) son costosos y su anufactura es relativaente copleja. &u uso se liitaa aplicaciones de uy alta velocidad.

III. MATE!IALE% E INTE&!ADO%. Materiales:



NOMB!E "ANTIDAD

Fuente de alimentación

regulada variable +5V DC

-

Protoboard

Alicate de punta -

Cable teleónico para

cone!iones

"esistencia de ##$%

Diodos L&D

Osciloscopio -

'ult(metros

"ir'(ito$ i)tegrado$:

"ODI&O FAMILIA DE%"!I*"ION

)*L$$ TTL NAN de dos entradas)*L$, TTL N!" de dos entradas

)*L$* TTL N!T IN#E"$!"

)*L$- TTL AN de dos entradas

)*L#, TTL !" de dos entradas

)*L-. TTL !" E%&LU$I#!

)*$/ TTL NAN de dos entradas

!'&'

)*$5 TTL (e) IN#E"$!" !'&'

)*$0 TTL AN de dos entradas!'&'

)*## TTL N!" *UFFE" !'&'

)*/,5 TTL *UFFE" T"I $TATE

)*/,. TTL *UFFE" T"I $TATE

555 TI+E"



IV. *!O"EDIMIENTO.

1. Del #a)(al de ".I. de+i)a lo $ig(ie)te:

a. Ni,ele$ l-gi'o$ TTL.

'na característica ,ue ás se nota de los circuitos integrados de la failia""#) estándar es la "ensi(n de alientaci(n noinal de :?. #os circuitos

""# en general pueden operar con tensiones de CC entre 0.;: y :.: ? pero el

valor noinal de la tensi(n de tra!ajo es : ?. Por esta ra5(n) los aparatos ,ue

incluyen circuitos integrados ""# se de!en alientar con una fuente regulada

de : voltios. 4iveles de voltaje de 2 a 2.2 ? para el estado !ajo y de .0 a :.2

? para el estado alto. En general, los circuitos TTL interretan cual-uier

volta.e entre / y /'0# como un cero 1/2 lógico o 3a.o y cual-uier volta.e entre

4'5 y 6# como un 172 lógico o alto' 3l á6io voltaje positivo ,ue puede

aplicarse a una entrada ""# es :.:? y el á6io negativo es 2.:?. Al

e6cederse estos paráetros) los dispositivos ""# generalente se destruyen.

b. Ni,ele$ l-gi'o$ "MO%.

Cuando las salidas C$%& anejan solo entradas C$%&) los niveles de voltaje

de la salida pueden estar uy cercanos a 2 ? para el estado !ajo) y a ?DD para

el estado alto. 3sto es resultado directo de la alta resistencia de entrada de los

dispositivos C$%&) ,ue e6trae uy poco corriente de la salida a la ,ue está

conectada.

e esta 8orma, cuando un &+!$ 8unciona con # 96v, aceta volta.e de

entrada menor -ue #IL 1+a)297'6v como 3a.o y cual-uier volta.e de entrada

mayor -ue #IL 1min29:'6v como alto'

c1 I)#()idad al r(ido.

3l ruido es toda pertur!aci(n no deseada ,ue si se presenta en una entrada de

una copuerta puede producir un ca!io no deseado en la salida. La

inmunidad al ruido mide la sensi3ilidad de un circuito digital al ruido

electromagnético am3iental' #a inunidad al ruido es una consideraci(n

iportante en el diseo de sisteas ,ue de!en tra!ajar en a!ientes ruidosos

coo auto(viles) a,uinas) circuitos de control industrial) etc.

d. Marge) de r(ido.

#a edida a la inunidad de ruido se conoce coo argen de ruido y se

e6presa en voltios. Así pues el argen de ruido de una failia de circuitos

integrados digitales es la aplitud á6ia de la pertur!aci(n ,ue puede

producirse en la entrada de una puerta sin ,ue repercuta en la salida puesto ,ue

e6isten dos estados o niveles l(gicos se definen dos árgenes de ruido) uno

?$< para nivel alto y otro ?$# para nivel !ajo.



e. Di$ia'i-) de ote)'ia.

3s la potencia suinistrada necesaria para operar la copuerta) este paráetro

se e6presa en ili vatios *E+ y representa la potencia real designada por la

copuerta. 'n C.I. con cuatro copuertas e6igirá de la fuente cuatro veces la

potencia disipada por cada copuerta. 3n un sistea dado puede ha!er uchos

circuitos integrados y sus potencias de!en tenerse en cuenta. 3l poder total

disipado en un sistea es la sua total del poder disipado de todos los C.I.

+. !etardo de roaga'i-).

3l tiepo o retardo de propagaci(n de un circuito digital es el tiepo ,ue toa

un ca!io l(gico en la entrada en propagarse a travFs del dispositivo y producir

un ca!io l(gico en la salida. #os tiepos de propagaci(n en ""#

noralente del orden de a /2 nanosegundos por copuerta.

g. *rod('to ,elo'idad/ote)'ia.

La Velocidad:

$ide la rapide5 de respuesta de las salidas de un circuito digital a cual,uier

ca!io en sus entradas. #a velocidad es una consideraci(n iportante en el

diseo de sisteas ,ue de!en reali5ar cálculos nuFricos o en circuitos ,ue

tra!ajan con seales de alta frecuencia.

&l consumo de potencia:

$ide la cantidad de corriente o de potencia ,ue consue un circuito digital en

operaci(n. 3l consuo de potencia es una consideraci(n iportante en el

diseo de sisteas operados por !aterías

En general es m;s desea3le tener menores retardos de roagación en la

comuerta 1mayor velocidad2 y menores valores de disiación de otencia'

Un medio común ara medir y comarar el deseme<o glo3al de una 8amilia

de circuitos integrados es el roducto velocidad=otencia, -ue se o3tiene

multilicando el retardo de roagación de la comuerta or la disiación de

otencia de esta'

Producto velocidad− potencia=retardo de propagación × disipaciónde potencia

. Fa) i) Fa) o(t:

• Fan=in9 $ide el efecto de carga ,ue presenta una entrada a una salida.

Cada entrada de un circuito ""# estándar se coporta coo una fuente



de corriente capa5 de suinistrar -. A. A este valor de corriente se le

asigna un fanin de -.

• Fan=out 9 $ide la capacidad de una salida de anejar una o ás

entradas. Cada salida de un circuito ""# estándar se coporta coo un

disipador de corriente capa5 de aceptar hasta - A) es decir de

anejar hasta -2 entradas ""# estándares. Por tanto) el fanout de unasalida ""# estándar es -2.

2. Obte)ga la '(r,a de tra)$+ere)'ia de la (erta NAND a artir del ".I.34L%00.

&e us( el prograa $ultisi para o!tener la siulaci(n del circuito9

3l valor ás cercano a cero ,ue se pudo o!tener fue 0.0 n?9

#uego se fue variando el voltaje de ?-) increentándolo en 2.-?. 3l voltaje de ? se antuvo en

:? hasta ,ue ?- tenía coo voltaje .:?) luego el voltaje de ?- ca!i( a 2? desde ,ue el voltaje

de ?- fue de .8?) el voltaje de ? se antuvo en 2?.



5. Utili6a)do el #a)(al de ".I. TTL7 ,eri+i'ar e) el laboratorio la l-gi'a del +()'io)a#ie)tode lo$ $ig(ie)te$ ".I. Veri+i'a)do $( tabla de +()'io)a#ie)to

;0#&22 G 4A4D de dos entradas

X5

2.5 VU6A

74LS00D

J2

V2

12 V

R3

220Ω

LED3

A B H

2- 2 2 -

2 2 - -

2/ - 2 -

20 - - 2

;0#&2 G 4%R de dos entradas



X5

2.5 VJ2

V2

12 V

R3

220Ω

LED3

U6A

74LS02D

A B H

2- 2 2 -

2 2 - 2

2/ - 2 2

20 - - 2

;0#&20 G 4%"

X5

2.5 VJ2

V2

12 V

R3

220Ω

LED3

U6A

74LS04D

B H

2- 2 -

2 - 2

;0#&2 G A4D de dos entradas

X5

2.5 VJ2

V2

12 V

R3

220Ω

LED3

U6A

74LS08D

A B H

2- 2 2 2



2 2 - 2

2/ - 2 2

20 - - -

;0#&/ G %R de dos entradas

X5

2.5 VJ2

V2

12 V

R3

220Ω

LED3

U6A

74LS32D

A B H2- 2 2 2

2 2 - -

2/ - 2 -

20 - - -

;0#&8 G %R3HC#'&I?%

X5

2.5 VJ2

V2

12 V

R3

220Ω

LED3

U6A

74LS86D

A B H

2- 2 2 2

2 2 - -

2/ - 2 -

20 - - 2

4. Implementar en el laboratorio el circuito lógico mostrado y

haciendo uso de una tabla de combinaciones hallar el valor de

f(w,x,y,z).



U1A

74LS02D U3A

74LS08D

U8A

74LS32D

U2A

74LS00D

U6A

74LS00D

U7A

74LS00D

U4A

74LS86D

U5A

74LS86D

XLC1

A B

X1

2.5 V

2

3

4

6

9

10

11

127

5

8

1

&e hi5o la siulaci(n usando el prograa &iulador DigitalJ para poder copro!ar los valores.3l orden de los interruptores es 6) y) 5) . #os valores de 6) y) 5) son 2.

#os valores de 6) y son 2 y los valores de 5) son -.



#os valores de 6) y son - y los valores de 5) son 2.

#os valores de 6) y) 5) son -.

8. Obte)ga la '(r,a de tra)$+ere)'ia de la (erta #o$trada e) el o$'ilo$'oio.



9. *ara lo$ 'ir'(ito$ (e $e #(e$tra)7 obte)ga $( tabla de 'o#bi)a'io)e$ deter#i)e (e'o#(erta $o) a (e +a#ilia erte)e'e).

&e us( el prograa $ultisi de la siguiente anera para siular los circuitos pedidos. &e

consider( ,ue si el voltíetro arca!a :? o cercano sería e,uivalente a -) y si arca!a unvoltaje uy pe,ueo se consideraría 2.

• Circuito -9

&e o!tuvo la siguiente ta!la9



De la ta!la se puede afirar ,ue es una copuerta A4D.

• Circuito 9

&e o!tuvo la siguiente ta!la9

De la ta!la se puede afirar ,ue es una copuerta %R.

3. &e intent( siular los circuitos ; y en el prograa $ultisi

pero no se pudo o!tener los valores de ?I# y I%< re,ueridos para el

circuito ; y los valores de ?I< y I%# re,ueridos para el circuito .

V. OB%E!VA"IONE% ; !E"OMENDA"IONE%.

• 3l &iulador Digital no peritía hacer ciertos cone6ionados) la ra5(n fue ,ue se esta!a

coetiendo un error al considerar el iso sentido a las copuertas de todos los

Integrados. #as copuertas de casi todos los Integrados tienen el iso sentido) las

copuertas del 4%R tienen sentido diferente al de los otros Integrados utili5ados.

• 4o se de!e olvidar polari5ar el Integrado.

A B %2 2 2

2 - 2

- 2 2

- - -

A B %2 2 2

2 - -

- 2 -

- - -

lab 1 digital es

Documents