literaturverzeichnis - springer978-3-642-82573-6/1.pdfliteraturverzeichnis ... f'los devices in...
TRANSCRIPT
Literaturverzeichnis
1.1 R.K. Brayton, G.D. Hachtel, A. Sangiovanni-Vincentelli: Proc. European Gonf. on Circuit Theory and Design (1981) pp. 34-57
1.2 1. Kampel: Practical Desi;;n of DiGital Circuits (Newnes Technical Books, London 1983)
1.3 A.D. Welbourn: IGE Proc. 129, Pt. I, 157-172 (1982) 1.4 T.vl. ~iilliams, K.P. Parker: Proc. 1£8E 71, 98-112 (1983) 1.5 J. Soukup: Proc. IEEE 69, 1281-1304 (1981) 1.6 F. Fox, N. Lieske, K. Muller-Glaser, ;;;. Wolfgane;: Ohip
uberprufung mit der Elektronensonde, in GAD fur VLSI, hrsgg. von H.G. Schwartzel (Springer, Berlin, Heidelberg 1982) 3. 105-116
1.7 "I.L. :8ngl, H.K. Dirks, B. I>leinerzhagen: Proc. IEEE 11, 10-33 (1983)
1.8 R.\v. Dutton, S.E. Hansen: Proc. IEEE 69, 1305-1320 (1981) 1.9 D. E.l'homas: Proc. E~~;: 69, 1200-1211 (1981)
1.10 K.D. Lewke, F.J. Raml!lig: Description and 3imulation of f'lOS Devices in Resister Transfer JJanguages, in VLSI 83: VL.]I Desip;n of Di9;i tal Jircuits, ed. by F. Anceau, E.J. Aas (North-Holland, Amsterdam 1983)
1.11 3.,l. Szye;enda, };;.i!J. Thompson: Il;";EE :;omputer Q, 24-36
(1975) 1.12 S. Garcia, K.3. Sirnam: VLSI Design ~, 68-73 (Sept./Oct.
1982) 1.13 3.J. De Man: Prac. ISEE Int. Symp. on Oircuits and Systems
(1982) pp. 699-701 ·1.1L~ D.D. Hill, ':J. van Cleemput: Proc. 16th Design Automation
Gonf. (1979) pp. 272-279 1.15 V.D. Agrawal, A.K. Bose, P. Eozak, H.N. Nham, :~. Pacas-
3kewes: J. Digital Systems ~, 383-400 (1981) 1.16 K.A. :3akallah, 3.;'1. Director: Proc. 1':;:;;;:2; Int. Symp. on
Jircui ts and 3ystems (1982) pp. 119LI--1197
1.17 ~v.H. Kao, N. Fathi, J.A. f'iadden, C.C. iven: Proc. IEEE Int.
Conf. on Computer-Aided Design ICC~D-83 (1983) pp. 147-150
1.18 \v.L. Sngl, H. Laur, H.K. Dirks: IEEE 'I'rans. CAD-.1, 85-93
(1982)
1.19 R. Amantea, C. Davis: Proc. IE8E Int. Conf. on Computer
Aided Design I.JGAD-83 (1983) pp. 204-206
1.20 M.Y. Hsueh: "Symbolic I,ayout and Compaction of Integrated
Circuits", ]\lemorandum No. UCB/l<:RL M79/80, University of
California, Berkeley (1980)
1.21 ::;. 3werling: I.<:EE 3pectrum, 37-41 (Nov. 1982)
1.22 H.~. Daseking, R.I. Gardner, P.B. ~eil: IEEE Trans. CAD-.1,
36-51 (1982)
1.23 1'1. :ifeuer: Proc. It;2:i; 11, 5-9 (1983)
1.24 3. Taylor: VIdI D':JIGN, 34-4~ (["larch 1984)
1.25 S.1'. rr;cCormick: Proc. AC]\] r:<':88 21st Design Automation
Conf. (1984) pp. 616-623
1.26 U. 3chwabe,F. Keppl, ~~.P. Jacobs, D. 1'akacs: Siemens
J!'orsch.- u. :'.:ntwickl.-Ber. 13, 228-232 (1984)
1.27 ~.B. Cohen: VLSI D~dIGN, 88-96 (Sept. 1984)
1.213 i'l. Kump, R. ;.J. Dutton: Two-Dimensional Process Simulation -
,:mi.'HA, in Proc. iUTO Adv. Study Inst. on Process and
Device Simulation for j\10:::>-VLSIJircui ts, ed. by
P. AntoGnietti, D.A. Antoniadis, ti. •.. '!. Dutton, itl.G. Oldham
(Hisham, ]\111. 1 ')83) pp. 304-342
1.29 ·c. D. f'laldonado: Appl. Phys. A 2.1, 119-138 (1983)
2.1 ~.~. ~ohrer, L. Nagel, R. Meyer, L. Weber: I~2E J. Solid
State Circuits ~, 204-213 (1971)
2.2 H. Hildebrand, P.B. c'{usser: L';EE Trans. CM,-23, 235-238
(1076)
2.3 N.C. Humin: ::'roc. I~"~E Int • .3ymp. on Jircuits and Systems
(1~83) pp. 362-365
375
2.4 L.O. Chua, P.-I'i. ::::,in:Jomputer-i\.ided 'lna,lysis of !~lectronic
Gircuits (tJrsntice :1a11 , i~ngle\JlOod Cliffs, NJ 1S75) Chap. 17
L.W. Nasal: "SPIC~~: A Computer Program to Simulate Semi
conduc tor Jircui ts", ['iiemorandum No. u::m/ :c;::n, JV1520, Uni ver
sity of California, Berkeley (1975)
,2.6 1\ .• Gopal, r'l.·'. Nakhla, K. 3inghal, J. Vlach: IE.EE 'J:'rans.
CA:5-Q, 99-106 (1'978)
'). '7 LO. Chua, I'. -::!. Lin: ,Jomputer-Aided Analysis of i':lectronic
Jircui ts ("renticG -13.11, '~n::-;lewood ,Jliffs, ['TJ 1975) Chap. 14
376
2.8 2.9
2.10
2.11
2.12
2.13 2.14 2.15
2.16
2.17
P. -11. Lin: BEE Trans. CT-20, 732-737 (1973) K. Geher: Theory of Network Tolerances (~kademiai, Kiad6, Budapest 1971) L.O. Chua, P.-]v]. I,in::Jomputer-.Uded A.nalysis of Electronic :Jircuits (Prentice Hall, 'mglewood Cliffs, NJ 1975) Chap. 15 P. Balaban, J. Golembeski: 18~E Trans. CA.S-22, 101-108 (1975 )
S.R. Nassif, A..J. Strojwas, S.:!l. Director: I,SEE Trans. CAD-2, 40-46 (1984) D. Suiter: AEU 21, 513-517 (1977) K. Antreich, S. Huss: AEU 22, 527-336 (1982) R.K. Brayton, G.D. Hachtel, A.L. SanGiovanni-Vincentelli: Proc. 13EE 69, 1334-1362 (1981) S.',1. Director, L.l'i. Vidigal: Proc. European Conf. on Circuit Theory and Design SCCTD'81 (1981) pp. 15-24 P.W. Becker, F. Jensen: Design of Systems and Circuits for fJJaximum ~eliabili ty or Maximum Production Yield (l"lcGraw-Hill, New York 1977)
2.18 E. Polak, A. 3angiovanni-Vincentelli: IEEE Trans. CAS-26, 795-813 (1979)
2.19 R. I"Iolich-Pederson: "Users !"ianual for the ANP3 Circuit Analysis Program", Technical University of Denmark, Lyngby (1972)
2.20 R.'cv. Jensen, L.P. McNamee: Handbook of Circuit Analysis Languages and Techniques (Prentice Hall, Englewood Cliffs, NJ 1976)
2.21 ~1. Heydems.nn: "ASTEC3, A User Oriented Circuit Analysis Program", Abstracts of E3SCIRC, LAAS CNRS 7, Toulouse (1976)
2.22 T.K. Young, R.\'1. Dutton: "MSINC - A MOS Simulator for Integrated Nonlinear Circuits with Modular Built-in Model", Stanford Electronics Laboratories, Stanford University, Technical Report SU SEL-74-038, TR 5010-1 (1974)
2.23 T. Rubner-Peterson: "NAP2, a Nonlinear Analysis Program for Electronic Circuits", Users Manual, Technical University of Denmark, Lyngby (1973)
2.24 J.C. Bowers, S.R. Sedore: SCEPTRE: A Computer Program for Circuit and Systems Analysis (Prentice Hall, Englewood Cliffs, NJ 1971)
391-396 (1975) 2.26 T.~. Idleman, F.B. Jenkins, W. McCalla, D.O. Pederson:
nE_I~: ,To Solid State :Jircuits 2, 188-203 (1971) 2.27 ~. Honal, S.-H. Horneber: Siemens ?orsch.- u. Entwickl.
Ber. 2, 271-278 (1 2.28 P. 3teven3, G. Arnout: Proc. 20th Design ~utomation :Jonf.
(1983) pp. 1CO-106
2.29 P. ,~eynaert: "i:i:vent-Dri ven Jircui t Simulation of DiG~i tal Very Large 3cale Intecrated Circuits", Ph.D. Thesis, C3il.'r, Katholieke Universiteit Leuven, Belgien (1983)
2.30 It. I';. Bryant: "ll. Swi tC:'l-LeveISimulation i'lodel for Integrated Logic Circuits", VL3I-Memo No. 81-jO, Massachusetts Institute of Technology, Cambridge, MA (1981)
2.31 J.D. Crawford: "iv]0'rr.3-C Version 2.0 Users' Guide", CAD Development Integrated Circuit Engineering Solid State Group, ~ektronix Inc. (1980)
') ,? -.:J~
2.33
G. R. Boyle: "3imulation of Integrated Injection Logic", Memorimdum No. UGB/:c;ti>L M78/13, University of California, Berkeley (1978) J.R. ,3traus, J.E. Kleckner, A.it. Newton: "SPIJIJE Version 1A.3 Users' Guide", Department .'~lectr. Eng. and Compo Sciences, University of Jalifornia, Berkeley (1981)
2.34 J. Vlach, K. Singhal: Computer Methods for Circuit Analysis and Design (Van Nostrand Reinhold Co., New York
1983) Jhap. 5, 6 3.1 R.;:'!. Dutton: Bipolar Device I'lodels, in Digital Bipolar
Circuits, ed. by M.I. Elmasry (Wiley, New York 1983) 3.2 A.K. Laha, D. '1. 3mart: IEEE J. Solid-State Circuits 16,
21-22 (1981) 3.3 1. Getreu: "Modeling the Bipolar Transistor", Electronics,
Part 1: 114-120 (19. 3ept. 1974); Part 2: 71-75 (31. Oct. 1974); Part 3: 137-143 (14. Nov. 1974)
3.4 K. Fukahori: "Computer Simulation of Monolithic::::ircuit Performence in the Presence of Electro-Thermal Interac tions", Ivlemorandum No. UCB/ ERL M77/ 18, Uni versi ty of California, Berkeley (1977)
3.5 J.J. Ebers, J.L. Moll: Proc. IRE 42, 1761-1772 (1954)
377
378
3.6 P.G.A. Jespers: Measurements for Bipolar Devices, in
Process and Device Modeling for Integrated Circuit Design,
ad. by F. van de 1,;liele, W.L. Engl, P.G. Jespers (Noordhoff
Leyden 1977) pp. 307-363 3.7 H.K. Gummel, H.C. Poon: Bell Syst. Techn. J. 49, 827-852
(1970) 3.8 B. Schwaderer: AEU 22, 279-284 (1982)
3.9 F. Sischka: Proc. European Conf. on Circuit Theory and
Design ECCTD'83 (1983) pp. 486-488
3.10 H.W. Daseking: Conf. Rec. 8th Asilomar Conf. (1974) p. 3.12
3.11 R.W. Dutton, D.A. Divekar: Bipolar jVJodels for Statistical
IC Desi~n, in Process and Device Modeling for Integrated
Circuit Desip:n, ed. by F. van de ','Jiele, ~l. L. Engl,
P.G. Jespers (Noordhoff, Leyden1977) pp. 461-517
3.12 P.';i. ~'Jeil, L.P. l'lcNamee: BiE Trans. 8/\.3-24, 541-545 (1977)
3.13 R.G. Gough: IE::;::E J. 301id-'3tate Jircuits 11, 666-670 (1982)
3.14 A.E. Riihli: IBl'l J. Res. Dev. 23, 626-639 (1979)
3.15 P. Christiansen: \'Jiss. Ber. AEG-Telefunken ~, 171-178
(1979)
3.16 F.M. Klaasen: Survey of 12L Modelling, in Process and
Device Modeling for Integrated Circuit Design, ed. by
F. van de i'Jiele, W.L. Engl, P.G. Jespers (Noordhoff,
Leyden 1977) pp. 519-537
3.17 8.1'1. Sze: Physics of Semiconductor Devices, 2nd ed.
Cdiley, New York 1981)
3.18 J.~~. I'leyer: RCA Hev. 2,g, 42-63 (1971)
3.19 G. :Jardinali, 3. Graffi, Iv]. Impronta, G. j'.'lasetti: IES
Proc. 129, Pt. I, 61-66 (1982)
3.20 1'1.1. Elmasry: Digital HOS Integr9.ted Circuits: A Tutorial,
in Digital MOS Integrated Circuits, ed. by M.1.S1masry
(IEEE :Press, New York 1981) pp. 1-27
3.21 P. ltntognietti, D.D.Javiglia, E. Prorumo: I~2E J. Solid
St3.te Jircui ts 11, 454-L~58 (198~)
3.22';. Liu, L.i'l. 11Ta0e1: In~ J. 8olid-3tate Circuits 11,983-
998 (1932)
3.23 D.R. Alexander, R.J. Antinone, G.'}. Brown: "SPICE21'103
Modeling nandbook", BmJ] Corp. Albuquerque, NM, Rept.
BDI"l/A-Tl-071-TR (1977)
3.24 A.tteisman: Froc. u::;;~ 21, 550-565 (1983)
3.25 D.E. ',vard, K. Doganis: 12E Trans. OAD-.1, 163-168 (1982)
3.26 F.R. Gaensslen: IB[lJ J. Res. Dev. 23, 682-688 (1979)
3.27 D.B. Bstreich, 11..\'1. Dutton: I.2SE Trans. CAD-.1, 157-162
(1982)
3.28 A. Vladimirescu, S. Liu: "The Simulation of ["10'::; Integrated
Gircuits Using SPICE2", r-lemorandum No. UOB/;<;RL [V]80/7,
University of Oalifornia, Berkeley (1980)
379
3.29 P. Yang, P.L Ohatt8rjee: It<;<;E Trans. OAD-.1, 169-182 (1982)
3.30 2'.n. Klaasen, \J.J.J. de Groot: Solid-State Electron. £2" 237-24-2 (1980)
3.31 R.~. Oackley, R.J. Hocking: 12:E Froc. 128, Pt. I, 239-
~4-7 (1981)
3.32 G. r1erckel: Solid-:~tate:':lectron. 1.,2, 1207-1213 (1980)
3.33 U. Kum'lr: L:::E Proc. 130, Pt. I, 37-1+6 (1983)
3.34- F.reT. Klaasen: Review of Physical I"Iodels for MOS Transistors,
in Process and Device Modeling for Integrated Circuit
Design, ed. by ~. van de Wiele, W.L. Engl, P.G. Jespers
(Noordhoff, Leyden 1977) pp. 54-1-571
3.35 F.M. Klaasen: A MOST Model for CAD with Automated Parame
ter Determination, in Process and Device IVlodelinp; for
Inter:ratedJircuit Design, ed. by F. van de ',liele, v/.L.
~nGl, P.G. Jespers (Noordhoff, Leyden 1977) pp. 739-750
3.36 J.L.Surns, A.a. He'tTton, D.O. l)ederson: Proc. IE~E Int.
~ymp. on Oircuits and Systems (1983) pp. 250-253
3.37 :r.Shima, H. Yomada, H.I~.f/J. Dang: IEc:::E 'rrans. OAD-,g,
121-V5 (1983)
3.38 N.K. Jain, D. Agnew, M.S. Nakhla: Digest of Techn.
Papers, l~~~ Int. Conf. on Oomputer-~ided Design IOO\D-83
(1983) pp. 201-203
3.39 P. Yang, B.D. ~pler, P.K. Chatterjee: 13~R J. Solid
State Oircuits 13, 1~8-13(J (1983)
3.4-0 D.,~. 'dard, R.W. Dutton: IE~J<; J. ,Solid-State Gircuits .12., 703-708 (1978)
3.4-1 K. Dozanis, D.L. Scharfetter: L~,~E Trans. ':::;D-30, 1219-
1228 (1383)
3.4-2 1'. fang, P.K. Chatterjee: 12:EE Trans. ED-.2.Q, 1214--1219
(1')83 )
3.4-3\.\J. \/ieder, eh.Jerner, J. :Iarter: 122E Trans. ''':D-.2.Q,
24-C-2L~5 (1983)
380
3.44 11. Glesner, G. 'I'/eisan[j: AEU .21, 289-295 (1977) 3.45 A. Napieralski: Proc. European Conf. on Circuit Theory
and Design EGC'rD' 83 (1983) pp. 489-491 3.46 P. Weil, L.P. McNamee: Circuit Theory and Appl. §, 57-
64 (1978) 3.47 D.J. Reed, D.L. Shealy: Solid State Techn. 26, 127-131
(1983 ) 3.48 A.L. Silburt, R. \J. Foss, W.F. Petrie: IEEE Trans OAD-,2,
104-110 (1984)
3.49 J.L. Prince: VLSI Device Fundamentals, in Very Large Scale Inte5ration, hrsgg. von D.Ei'. Barbe (Springer, Berlin, Heidelberg 1980) 3. 4-41
3.50 Ch.G. Sodini, P.-K. Ko, J.L. 1'1011: LC:EE Trans. ED-21 ,
1386-1393 (1984) 3.51 J. Barby, J. Vlach, K. SinGhal: Proc. IEEE Int. Symp. on
Circuits and Systems (1984) pp. 1159-1162 4.1 O.A. Desoer, :2:.3. Kuh: Basic Oircuit Theory (McGraw-Hill,
New York 1969) Chap. 10-11 4.2 N. Balabanian, T.A. Bickart: Electrical Network Theory
(Wiley, New York 1969) 4.3 L.O. Chua, P.-M. Lin: Oomputer-Aided Analysis of Electronic
::iircuits (Prentice Hall, Englewood Cliffs, NJ 1975) Ohap. 3 4.4 V/.T. Weeks, A.J. Jimenez, G."d. !J]ahoney, H. ,~uassemzadeh,
T.R. Scott: Proc. I~ZS Int. Symp. on Circuit Theory (1973) pp. 165-167
4.5 E. Wehrhahn: AEU 34, 402-406 (1980) 4.6 H.J. Mann: Proc. IEEE Int. Symp. on Circuits and Systems
(1982) pp. 639-642 4.7 H.J. De 1lJan, J. Rabaey, G. Arnout, J. Vandewalle: IEEE J.
Solid-State Oircuits 12, 190-200 (1980) 5.1 F.H. Branin: Proc. IEEE Int. Symp. on Circuits and Systems
(1974) pp. 750-754 5.2 A.J. de Geus, R.A. Rohrer: Proc. IEEE Int. Symp. on
Oircuits and Systems (1982) pp. 702-704 7.1 P.R. Bryant: Graph Theory and Electrical Networks, in
Applications of Graph Theory, ed. by R.J. Wilson, L.W. Beineke (Academic, London 1979) pp. 81-119
7.2 L.W. Johnson, R.D. Riess: Numerical Analysis (AddisonWesley, Reading, MA 1982)
7.3 A. 3jorck, G. Dahlquist: Numerische I'Iethoden (Oldenbourg,
Munchen 1972) 7.4 H. Jerner: Praktische Mathematik I, 3. Aufl. (Springer,
Berlin, Heidelberg 1982) 7.5 F. Stummel, K. Hainer: Praktische Mathematik (Teubner,
Stuttgart 1982) 7.6 G. ~ngeln-M}llges, F. Reutter: Formelsammlung zur numeri
schen ~athematik, 3. AUfl. (Bibliographisches Institut, I':annheim 1981)
7.7 R.L. JOhnston: Numerical Methods, A Software Approach (.Iiley, New York 1932)
7.8 G. Forsythe, ~.D. Moler: Computer 301ution of Linear ;\h~ebraic3ystems (Prentice 'lall ,.':nglewoodJliffs,
ilJ 1967) 7.9 N. 'iurm: 3iemens Forsch.- u.~nt\'!ickl.-Ber. ±, 96-102
(1975) 7.10 1.!'I. Hajj, P. Yang, T.N. Trick: IE>I,'; Trans. CA8-28, 271-
279 (1981) 7.11
7.14
7.15
7.16 7.17
J. Vlach, K. Singhal, M. Vlach, R. ~hadha, J. Barby: Proc. IEEE Int. Symp. on Circuits and Systems .(1983) pp. 418-426 S.fvl. LtUmp: Elektron. itechenanlagen 24, 268-277 (1982)
I.S. Duff: Froc. IEEE §2, 500-535 (1977) K.~. Gupta, H. Gars, R. Ohadha: Oomputer-Aided Desip;n of Microwave Circuits (Artech House, Dedham, MA 1981) I. Hajj, S. Sussman-Fort: Computer Aided Circuit Analysis and Design, in Fundamentals Handbook of Electrical and Computer Ensineering, ed. by S.3.L. Chang (':liley, New
York 1983) H.M. Markowitz: Management Sci. ~, 255-269 (1957) G.D. Hachtel, R.K. Brayton, F.G. Gustavson: IEEE Trans. 0'\3-22, 101-113 (1971)
7.18 C.-','I. Ho, A.E. Ruhli, P.A. Brennan: IEEE Trans. OAS-22,
504-509 (1975) 7.19 1. S. Duff, J. K. rteid: ACl"I 'Trans. on Math. Software .2,
18-35 (1979) 7.20 W.M. Gentleman, A. George: Sparse Matrix Software, in
Sparse Matrix Oomputations, ed. by J.R. Bunch, D.J. Rose (Academic, New York 1976) pp. 243-261
7.21 D.E. Knuth: The Art of Computer Programming, Vol. 1:
Fundamental Algorithms (Addison-Wesley, rteading, MA 1977)
381
382
7.22 A.L. Sangiovanni-Vincentelli: Circuit Simulation, in Computer Design Aids for VLSI Circuits, ed. by P. Antognietti, D.O. Pederson, H. De Man (Sijthoff & Noordhoff, Alphen aan den Rijn, The Netherlands 1981) pp. 19-112
7.23 S.W. Director: A Survey of Decomposition Techniques for Analysis and Design of Electrical Networks, in Decomposition of Large-Scale Problems (North-Holland, Amsterdam 1973) pp. 93-118
7.24
7.26
7.27
7.28
D.A. Oalahan: Oomputer-Aided Netlvork Design U;cGraw-Hill, New York 1972)
G.D. Hachtel: Vector and r·latrix Variability Type in Sparse Matrix Algorithm, in Sparse Matrices and Their Applications, ed. by D.J. Rose, R.A. ;;Jilloughby (Plenum, New
York 1372) pp. 53-64 R.S. Norin, Ch. Pottle: I,~SE Trans. OT-18, 139-145 (1971) F.I-l. Trouborst, J.A.G. Jess: Proc. IEEE Int. Oonf. on Circuits and Jomputers ICCe 80 ('1980) pp. 337-340 D.A. Calahan: Froc. IEEE Conf. on Circuits and Computers
Ieee 80 (1S80) pp. 976-979 7.29 ,'\.. Vladimirescu: "LSI Circui t3imulation in Vector Compu
ters", IJ]emorandum No. U'::B/ SRL M82/75, Uni versi ty of California, Berkeley (1982)
7.30 K. Hwang, Y.-H. Chene: IEi~E Trans.J-21, 1215-1224 (1982) 8.1 ::i.0. Nielsen, A..N. ',Jillson: 1£:2:8 Trans. 0'\8-24, 349-362
(1977) 8.2 A.N. Willson: Proc. IEEE Int. Conf. on Circuits and Com
puters ICeC 80 (1980) pp. 791-795 8.3 L.O. Chua, P.-M. Lin: Jomputer-Aided Analysis of Electronic
Circuits (Frentice Hall, 3nglewood Cliffs, NJ 1975) Chap. 5 8.4 T.S. Stern: Theory of Nonlinear Networks and Systems
(Addison- 0 esley, Reading, MA 1965) Chap. 2 B.5 J. Nitsche: Fraktische Mathematik (Bibliographisches
Institut, hannheim 1SGS) 8.6 D. Agnew: Froc. I[::.~E Int. 3ymp. on Circuits and Systems
(1982) pp. 1198-1201 8.7 L.'.J. thgel, R.A. Hohrer: ISE.S J. Solid-State Circuits 2.,
166-182 (1971) 8 q
.;J W.T. Jeeks, A.J. Jimenez, G.W. Mahoney, D. Mehta, :1. iuasseIilzadeh, :r. 1t • .scott: I':;,':;';; 'l'rans. GT-20, 62d-634
(1 '373)
383
8.9 A.J. Jimenez, S.H. Director: 18£E Trans. CAS-Q, 1-7 (1978) 8.10 C.W. Ho, D.A. Zein, A.~. HUhli, P.A. Brennan: IEEE Trans.
GA3-24, 416-421 (1977) 8.11 :?H. Branin, H.H. iiJang: Proc. IEEE 22, 1819-1826 (1967) 8.12 n. Schwetlick: Numerische Lasung nichtlinearer Glei
chungen (Oldenbourg, MUnchen 1979) 8.13 P. Slapnitar: EEE Trans. C/\.S-n, 325-328 (1980) 8.14 r'.R. Dimmer, G.P.D. Cutteridge: L~E Proc. 127, Pt. G,
278-283 (1980) 8.15 L.O. Chua, P.-M. Lin: Computer-Aided Analysis of Electronic
Circuits (Prentice Hall, Englewood Cliffs, l'lJ 1975) Chap. 7 8.16 A.a.. IJewton, D.O. Pederson: Proc. IEEE Int. 3ymp. on
Circuits and Jystems (1978) pp. 6-9 9.1 T.R. Bashkow: IRE Trans. CT-±, 117-120 (1957)
9.2C. Pottle: L;:,;'; l'rans. CT-16, 566-568 (1969) 9.3 3.2. 2edore: IBM J., 627-637 (Nov. 1967) 9.4 K. Takeya: Rev. Electr. Communication Laboratories Q,
224-230 (1977) 9.5 L.O. Chua, P.-M. Lin: Computer-Aided Analysis of Electronic
Circuits (Prentice Hall, Englewood Cliffs, NJ 1975) Chaps. 9, 10
1 CJ.1
10.:;:
10 • .3 10.4
10.5
10.0
2./\.. ::tohrer, H. Nosrati: IiEE Trans. CAS-28 , 180-186 (1981) L.O. Chua, p.-r'l. Lin: Jomputer-Aided Analysis of Electronic Circuits (Prentice Hall, Englewood Cliffs, NJ 1975) Chaps. 12, '13
G. Dahlquist: BIT' 2,27-43 (1963) A. Prothero, A. Robinson: Math. Com. 28, 145-162 (1974) J.W. Gear: Numerical Initial Value Problems in Ordinary Differential Eguations (Prentice Hall, Englewood Cliffs, NJ 1971) H.K. Brayton,F.G. Gustavson, G.D. Hachtel: Proc. IEEE 60,
98-108 (1972) 10. 7 'v. [,j. G. vanSokhoven: I~EE 'l'ran:3. CA8-22, 109-115 (1980) 10. El D. Gambart-Ducros, G. r1aral: r:C:SETrans. GA3-n, 747-
755 (1980) 10.9 A.E. RUhli: Proc. European Conf. on Circuit 'Theory and
Desisn ~CGTD'81 (1981) pp. 151-155 10.10 ;:I.H. ,;;nrit;ht: 3IAf~ J. r:rumer. (mal. 21, 321-331 (1971+)
10.11 J.D. Skeel, A.K. Kong: 10M Trans. on Math. Software 2, 326- 3L~5 (1977)
384
10.12 F. Odeh, W. Liniger: Proc. Int. Conf. on Circbits and Computers ICCC 80 (1980) pp. 123-126
10.13 O. Nevanlina, ','i. Liniger: B1':[, Pt. 1: 18, 457-474 (1978);
Pt. 2: 19, 53-72 (197'J) 11.1 G.D. Hachtel, A.L. Sanciovanni-Vincentelli: Proc. IEEE
69, 1264-1280 (1981) 11.2 M. Vlach: Proc. 1::2:8 Int. 3ymp. on Circuits and Systems
(1983) pp. 427-430 11.3 A. Sanr,;iovanni-Vincentelli, J~.K. Chen, L.O. Chua: IEEE
Trans. CA,3-24, 709-717 (1977) 11.4 A.~. Ruhli, A.L. Sangiovanni-Vincentelli, N.B.G. Rabbat:
IEEE Trans. CAS-29, 185-190 (1982)
11.5 L.A. Hageman, D.M. Young: Applied Iterative Methods (Academic, New York 1981) pp. 18-38
11.6 A.R. Newton, A.L. Sangiovanni-Vincentelli: IEEE Trans.
ED-30, 1184-1207 (1983) 11.7 V. Conrad, Y. \·lallach: IEEE Trans. C-26, 838-847 (1977) 11.8 J.M. Ortega, W.C. Rheinboldt: Iterative Solution of
Nonlinear Equations in Several Variables (Academic, New York 1970)
11.9 E. Lelarasmee, A.E. Ruhli, A.L. 3angiovanni-Vincentelli:
IEEE Trans. CAD-l, 131-145 (1982) 11.10 A.R. Newton: "The Simulation of IJarge-Scale Integrated
Gircuits", Memorandum No. UCB/ERL M78/52, University of Oalifornia, Berkeley (1978)
11.11 M.Y. Hsueh, A.R. Newton, D.O. Pederson: Proc. Conf. on Modelling of Semiconductor Devices, Ecole Poly technique Federal de Lausanne (1977) pp. 403-413
11.12
11.13
11.14
11.15
11.16
11.17
A.L. Sangiovanni-Vincentelli, N.B.G. Rabbat: lEE Proc.
1£2, Pt. G, 292-301 (1980) H.Y. Hsieh, N.B. Rabbat: Proc. IEEE Int. Conf. on
Gircuits and Systems (1978) pp. 336-339 L.O. Chua: IE~E Trans. CT-18, 73-85 (1971) A.E. Ruhli, N.B. Rabbat, H.Y. Hsieh: Computer Aided Design 10, 121-129 (1978) H. De Man: Proc. Conf. on Modelling of Semiconductor
Devices, Ecole Poly technique Federal de Lausanne (1977) pp. 389-402 J.R. Greenbaum: Electronics 46, 121-125 (1973)
11.18 S.C. Bass, 3.C. Peak: Froc. I~~S Int. Symp. on Circuit 'rheory (1973) pp .287-289
11.19 C. Mead, L. Comlay: Introduction to VLSI Systems (Addison-Wesley, Reading, MA 1980)
11.20 H. \Jei;~, K. Hornin5';er: Inte";rierte 1']OS-Schal tung en (Springer, Berlin, Heidelberg 1982)
11.21 B •. i.. :Jhawla, S.:h. Gummel, F. Kozak: IE:8E Trans. GAS-22,
901-910 (1975) 11.2~ I'I.Y. Hsu~'h, A.H. IIJewton, D.O. Pederson: Proc. IEEl:: Int.
Symp. on Circuits and Systems (1978) pp. 345-349 11.23 H.Sibbert: "Verfahren und Programme fur die Schaltungs
und Timing-:3imulation", Lehrstuhl Bauelemente der Elektrotechnik, Universitat Dortmund, Unterlagen des Seminars Praxis der GroBintegration, Bd. II, 12-38 (1983)
11.24 ll. De Man, G. Arnout, P. Reynaert: Mixed-Mode Circuit Simulation Techniques and Their Implementation in DIANA, in Computer Design Aids for VLSI :Jircuits, ed. by P. Antognietti, D.O. Pederson, H. De Man (Sijthoff & Noordhoff, Alphen aan den Rijn, The Netherlands 1981)
pp. 113-174 11.25 S.P. Fan, M.Y. Hsueh, A.H. Newton, D.O. Pederson: Proc.
LmE Int. Symp. on Circuits and Systems (1977) pp. 700-
703 11.26 G. De Micheli, A. Sangiovanni-Vincentelli: Circuit
Theory and Appl. 10, 299-309 (1982) 11.27 G. De rVIicheli, A •. Sangiovanni-Vincentelli, A.R. Newton:
?roc. IEEE Int •. Symp. on Circuits and Systems (1980)
pp. 439-443 11.28
11.29
11.30
11.31
11.32 11.33 11.34
G. Rabbat, A.L. Sangiovanni-Vincentelli, H.Y. Hsieh:
IE1~E Trans. CAS-26, 733-740 (1979) N.D. Phillips, J.G. Tellier: Proc. 12EE Test Conf. (1978) pp. 266-273 J. 1'1avor, M.A. Jack, P.B. Denyer: Introduction to MOS
LSI Design (Addison-';Jesley, London 1983) Chap. 2 J.R. Johnson, D.S. Johnson: Froc. IEEE Int. Conf. on Circuits and Computers ICCC 80 (1980) pp. 632-635 F. Harary: Graphentheorie (Oldenbourg, Munchen 1974) R. Tarjan: SIAM J. Computing 1, 146-160 (1972) A.V. Aho, J.~. Hopcroft, J.D. Ullman: Data Structures and Algorithms (Addison-Wesley, Reading, MA 1983)
385
386
12.1
12.2
12.3 12.4-
12.5
12.6
P. Yang, LN. Hajj, T.N. Trick: Proc. European Oonf. on Oircuit Theory and Design EJOTD'83 (1983) pp. 157-163 A. Vladimirescu, D.O. Pederson: Proc. IEEE Int. Symp. on Oircuits and Systems (1982) pp. 1229-1232 ,~. Yu, O. Wing: Integration,g, 27-48 (1984) S.D. Hamm, S.R. Beckerich: Proc. IEEE Int. Oonf. on Oomputer-Aided Design IGJAD-83 (1983) pp. 252-253 L.J. Shanbeck, R,S. Norin: Proc. Int. Oonf. on OomputerAided Design ICCAD-83 (1983) pp. 247-249 R.B. Hitchcock: Proc. 19th Design Automation Conf. (1982)
pp. 594--604-12.7 L.C. Bening, T.A. Lane, J.R. Alexander: Proc. 19th
Design Automation Conf. (1982) pp. 605-615 12.8 G.R. Boyle: Proc. IEEE Int. Symp. on Circuits and
Systems (1978) pp. 890-894-
12.9 R.A. Saleh, J.E. Kleckner, A.R. Newton: Proc. IEEE Int. <Jonr. on Computer-Aided De;;ign ICCAD-83 (1(~83) pp. 139-14-0
12.10 K. Hirabayashi, J. ~atanabe: Proc. 3rd USA-JAPAN Computer Jonf. (1978) pp. 4-57-4-61
12.11 N. Tanabe, H. Nakamura, K. Kawakita: Froc. IEEE Int. 3ymp. on Circuits and Systems (1980) pp. 1035-1038
12.12 J.e!. Grundmann: Digest of Techn. Papers, L~EE Int. ConL on Computer-Aided Design ICJAD-33 (1983) pp. 14-1-14-2
12.13 3. De Man, P. Reynaert, I. Bolsens: Proc. European Conf. on Circuit Theory and De3ign ~JJTD'33 (1983) pp. 4-29-4-32
12.14- A.R. Newton: Timing, Logic and Mixed-Mode Simulation for Large [/jOS Integrated Circuits, in Computer Aids for VLSI Circuits, ed. by P. Antognietti, D.O. Pederson, H. De Man (Sijthoff ~ Noordhoff, Alphen aan den Rijn, The Netherlands 1981) pp. 175-24-0
12.15 H. De Man, L. Darcis, I. Bolsens, P. Reynaert, D. DumlugBl: Proc. I~~R Int. Jonf. on Computer-Aided Design
ICCAD-83 (1983) pp. 137-138 12.16 G. r·lerckel, J. Borel, N.Z. Cupcea: I~';S (frans. ':;:D-19 ,
681-690 (1972) 12.17 K. Sakallah, S.~d. Director: Proc. L;EE Int. Gonr. on
Circuits and Computers IJCe 80 (1980) pp. 1032-1035 12.18 H.N. Nham, A.K. Bose: Froc. 17th Design Automation
Conf. (1950) pp. 610-617
12.19 V.D. Ae;rawal, <\.K. Bose, P. Kozak, H.N. Nham, E. Pacas-3kewes: Proc. 17th Design Automation Conf. (1980) pp.
618-625 12.20 C.-Y. Lo, H.N. Nham, A.K. Bose: Proc. 20th Design Auto
mation Conf. (1983) pp. 619-624 12.21 '.'1.1,1. G. van Bokhoven: Proc. IEf~~~ Conf. on Circui ts and
Computers ICee 80 (1980) pp. 361-365 12.22 W.M.G. van Bokhoven: Proc. I~CE Int. Symp. on Circuits
and ~ystems (1982) pp. 1256-1258 12.23 J.T.J. van lijndhoven, J.A.G. Jess: Proc. ISEE Int.
3ymp. on Circuits and 3ystems (1984) pp. 1377-1 780
13.1 I. Ohkur~, K. Okazai, T. Tokuda, K. 3akashita: VLSI Design Verification and Logic Simulation, in Hardware illlLSortware Concepts in VLSI (Van Nostrand Reihold,
New York 1983) pp. 524-551 13.2 M.R. Lightner, G.D. Hachtel: Proc. IeEE Int. Symp. on
Circuit3 and 3ystems (1982) pp. 63-67 13.3 D. Dumlug~l, H.J. De Man, P. Stevens, G.G. Schrooten:
IEEE Tr~n3. CAD-g, 193-202 (1983) 13.4 3.E. Bryant: LAMBDA MaSazine, 46-53 (4th ~uarter 1980) 13.5 LN. Hajj, D. Saab: Proc. IEE:E Int. Symp. on Circuits
and Systems (1983) pp. 246-249 13.6 H. De Man, D. Dumlug~l, P. 3tevens, G. 3chrooten, I.
Bolsens: Proc. Int. Conf. on Circuits and Computers I "('f'-'
JV'J 82 (1982) pp. 42-45 13.7 C.J. Terman: Proc. I::;;;;;; Int. Conf. on Computer Design:
VLSI in Computers ICCD'8~ (1983) pp. 437-440 13.8 G.D. Jordan, R.M. Apte: Int. Conf. on Circuits and
Computers ICCe 82 (1982) pp. 431-435 1'5.9 V. l-(amachandran: Proc. 20th DesiGn Automation Conf.
(1983) pp. 293-299 13.10 J.A. Brzozowski, 1'1. Yoeli: I;;;;-::E Trans. C-.?§., 178-183
(1S79 ) 13.11 H.E. Bryant, r'I.D. Schuster: VLSI De3isn:t, 24-30 (Oct.
1983) 13.1.2 Y.H. Levendel, p.~t. [Ienon: Bell System Techn. J. 60,
2235-2258 (1,)81) 13.13 L. 3zant6: Computer-Aided Design 14, 313-319 (1982) 13.14 G.O. Jordan, B.B. Popli, R.i·]. Apte:E'roc. 20th Design
Automation Conf. (1)53) pp. 719-720
387
388
13.15 R.E. Bryant: E~S Trans. C-33, 160-177 (1984) 13.16 J.K. Ousterhout: Proc. A 01'1 I::;i~8 21st Design Automation
~onf. (1984) pp. 542-548 13.17 R.E. Bryant: Froc. IFIP TC10/JG10.5 Int. Conf. on Very
Large 3cale Integration (1983) pp. 85-95 13.13 M.A. d'Abreu, K.L. Cheong, C.T. Flanagan: Froc. IEE~
Int. Conf. on Computer Design: VLSI in Oomputers ICCD'83
(1983) pp. 285-288 14.1 .E. Lelarasme: "The ')aveforr.J i{elaxation I'lethod for the
Time-Domain Analysis of Large 3cale Integrated Circuits: Theory and Applications", rJie,llorandum No. UCB/ERL M82/40, University of California, Berkeley (1)82)
14.2 C.H. Carlin, A. 2:. ~=iiihli, ? Ocieh: Froc. Suropean Conf.
on Circuit Theory and Desi~n ~OJTD'83 (1983) pp. 436-440
14.3 E. Lelarasmee, A. Sangiovanni-Vincentelli: GomputerAided Design 12, 262-270 (1983)
14.4 R.J. Kaye, A. Sangiovanni-Vincentelli: IEEE 'Trans.
CAS-2Q, 353-357 (1983) 14.5 i:v.r1.G. van Bokhoven: Froc. IEEE Int. Symp. on Circuits
and Systems (1983) pp. 766-768 14.6 O.A. Palusinski, rlJ.'tJ. Guarini: IEEE Int. Conf. on
Computer-Aided Design IGCAD-83 (1983) pp. 145-146 14.7 J. 'dhite, A.L. Sangiovanni-Vincentelli: Froc. IEEE Int.
Symp. on Circuits and Systems (1983) pp. 756-759
Sachveneichnis
Abbildung, kontrahierende 181, 361
Abbruchkriterium 194 Abfallzei t 338 Abhangigkeitsmatrix 269, 271
274, 278 f. Adams-Bashforth-Algorithmus 228 Adams-Moulton-Algorithmus 228 Adams-Verfahren 256 Adjoint Network 18 ADLIB-SABLE 11 Xquilibrierung 152 Akkumulation 61 Akkumulationsbereich 71 Aktivitat (Netzwerk) 309, 312 Algebro-Differentialgleichun-
gen 204, 220, 254 f. Alter-Modus 22 Alterune; 18 Amplituden, komplexe 135 Analyse, gemischte 128 Anfangsbedingung 15, 31 ANP3 24 Anstiegszeit 338 Apriori-Strategie 158, 164, 265 Arbeitspunkt 15, 29, 189, 299 A-Stabilitat 233 A-stabile Verfahren 238, 307 ASTAP 22, 25, 199, 322 ASTEC3 25
Ausbeute 18 f. Ausbeuteberechnung 38 Ausgangsgleichungen 206 Ausgangskennlinie (Bipolartran-
sistor) 55, 198 Ausgangsnetzwerk 269 Ausgangsvariablen 207 AusschuB 37
Backward Differentiation Formula 254 f.
Backward Euler siehe Eulerintegration, implizite
Bahnwiderstand 45, 56 f. Basisbreite 51 Basisladung 53 f. Basisweitenmodulation 55 Baum 82, 273
-Generierung 99 Baumzweige 82 Bereich, aktiv-normaler 50 - , inverser 50 - , linearer (MOS-Transistor)
61, 66, 72 Besetzungsgrad 117, 130 f. ,156 Beweglichkei t 4, 64 f., 68 Beweglichkeitsreduktion 65, 68
390
Bezugsknoten 88 Bezugstemperatur 35 BIMOS 26 Bipolartechnik 2 f. , 6 Bipolar-Technologie 2 Bipolartransistor 49 f. Bit-Map-Technik 166 Black-Box-Modell 41 Blockdiagonalmatrix 263, 266,
318 Blockdiagonalstruktur 268 Blockdreiecksform 271, 279,
322, 351 Blockdreiecksmatrix 129, 263f. Block-GauB-Seidel-Schritt 334,
337 Block-Jacobi-Verfahren 334 Blockrelaxation 361 Boltzmann-Konstante 45 Bootstrap-Kapazitat 301
Bottom-up-Implementierung 5 Branch-Tearing 265 Broyden-Verfahren 202 Buffer s. Treiberstufe Bulk 60 burried layer 59 Bypass-Algorithmus 203, 309
CAD 8 charge sharing 302
(s. a. Ladungsumverteilung) Chip 1 f. , 9 f.
-Ausbeute 2 -Flache 2
Cholesky-Zerlegung 145 Circuit-Simulation 8, 24, 318,
332 - , groBer Netzwerke 318 f.
CLASSIE 322 clock feedthrough
s. Takteinkopplung Cluster 266 f. CMOS-Technik 3, 6, 300 COde-Generierung 175 Code, interpretierbarer 172 f.
kompilierter 171 f. - , symbolischer 322, 365 - , vektorisierter 322 companion model
s. Ersatzschaltbild Concurrent-Fault-Simulation 355 Continue-Modus 22 Cramersche Regel 139 Crout-Zerlegung 145 Curve-Fittig 41, 67
-Modell 63
Datenhaltung 13 Datenstruktur 21, 163, 193, 313 Default s. Voreinstellung Depletion-Lasttransistor 3,
290, 299, 348 f. Depletion-Transistor, Funktion
62 f. Depth-First-Search 271 f., 277,
351 Design 5
-Anlagen 10 -Automation s. Entwurfsauto-matisierung -Centering s. Entwurfszentrierung -Rules 9, 12 -System 13
Device-Simulation 8, 67, 332 Diagonaldominanz 117, 161, 326 Diagonalmatrix 280 DIALOG 343
DIANA 26, 296, 334 f., 342 Differentialgleichung, steife
236 f. Diffusionskapazitat 47, 260 Diffusionsspannung 47 Diode 45 f.
, GroBsignalmodel1 45 f. - , Kleinsignalmodell 48 f. - , Temperaturabhangigkeit 48 Diskrete Schaltungstechnik 7 Diskretisierungsfehler 223f. - , globaler 223 f. - , lokaler 223 f., 311, 368 Distortion s. Verzerrung DOMOS 296 Doolittle-Zerlegung 145 f., 171 Drain 60 Dreiecksmatrix 89, 101, 139,
143f., 236 - , Pascalsche 246 Diinnoxid 60 Durchbruchbereich 46 DurchlaBbereich 45 DurchlaBspannung 56 Dynamisches Modell, Diode 47f. - , MOS-Transistor 70
Early-Effekt 55 Ebers-MoIl-Modell 49 Ecken s. Knoten Echoprint 23, 27 ECL-Modellierung 59 ECL-Technik 3, 6 Effekt, erster Ordnung 41
- , zweiter Ordnung 41, 53 Eindeutigkeit einer Lasung 180,
218 Eingabedatei 20, 28
Eingabesprache 10
Eingangskennlinie 15, 198 Eingansnetzwerk 269 Einheitsverzagerung 290, 338 Einsatzspannung 61, 310
(s. a. Schwellenspannung) Einschrittverfahren 220~. Einschwinganalyse
s. Transientanalyse Einschwingvorgang 16 Einzelschrittverfahren
391
s. GauB-Seidel-Verfahren Elektronenbeweglichkeit 4 ElektronenstrahlmeBgerat 7 Element, bilaterales 302, 324,
326 Elementarladung 45 Elementarmatrix 106 f., 142 Elementaroperation 101, 139 Elementemuster 116, 120, 137 Elimination, symbolische 159 Emissionskoeffizient 56 Emitter-Crowding 58 Empfindlichkeitsanalyse 17, 19,
28 f., 288 Empfindlichkeitskoeffizient 18,
19 Enhancement-Transistor 62, 290,
349 Entkopplung, dynamische 337 Entwurf 5
, funktionaler 8 f. - , geometrischer 10 - , symbolischer 12 Entwurfsautomatisierung 11 Entwurfsebene 10 Entwurfsgebiet 20 Entwurfskompaktierung 12 Entwurfsparameter 20
392
Entwurfsspezifikation 10 Entwurfssystem 13 Entwurfsverfahren 4- f., 13 Entwurfsverifikation 10 Entwurfszentrierung 20 Entwurfszentrum 20 Ereignisliste 313 Ereignissteuerung 175, 313 f.,
339, 351 Ergebnisaufbereitung 22 Ergebnisausgabe 22 Ergebnisdatei 22 Ersatzschaltbild 190 Ersatzschaltung 3
lineare Kapazitat 258 - , lineare Induktivitat 259 - , nichtlineare Kapazitat 260 Euler-Integration, explizite
221f., 230, 233f. - , implizi te 221 f., 231, 234-,
239, 256, 258, 296, 304- f. , 324-, 367
Existenz einer Losung 180. 218 EXPRESS-2 352, 355 Extraktion, Schaltung 10 Extrapolationsverfahren 16
Fan-in-Element 312, 314-Fan-in-Knoten 367 Fan-out 290
-Element 312, 314--Kapazitat 299 -Knoten 367
Fehlerabschatzung 307 Fermipotential 61 Fertigungsstreuung 18 fill-in s. Flillelement
Finite Difference Newton s. Sekantenverfahren
Fixpunkt-Form 222 Fixpunkt-Iteration 180 f. Flachbandzustand 61 FMOSSIM 355 FORTRAN 23
-Unterprogramm 22 Fortsetzungsverfahren 198 Forward Euler
s. Eulerintegration, explizite
Fourierzerlegung 16 Freiheitsgrad
s. Komplexitatsordnung Frequenzbereich 16 Fullelement 156, 163, 166 FUll-Custom-Entwurf 5 Fundamentalmatrix 92 f. Fundamentalschleife 83 Fundamentalschleifenmatrix 91,
99 Fundamentalschnittmenge 83 Fundamentalschnittmengenmatrix
95, 99, 106 Funkelrauschen 4-9 Funktionsprlifung 5
GaAs-Technik 4-Gate 60
-Array 5 -Drain-Kapazitat 298 -Lange 64-
- , effektive 65 -Source-Kapazitat 298 -Weite 64-
Gatter-Logik-Simulation 332
GauB-Algori thmus 139 f. GauB-Elimination 170 - , symbolische 157 GauB-Jacobi-Verfahren
s. Jacobi-Verfahren GauB-Seidel-Iteration 367 GauB-Seidel-Newton-Raphson
Verfahren (GSNR) 284 f., 321, 323, 326, 368
GauB-Seidel-Schritt 294, 321, 324 f., 334
GauB-Seidel-Verfahren 280f., 306 f., 327
GauB-Seidel-Vlaveform-Relaxation 286, 360
Gear-Verfahren 236 f., 244, 249, 256
Gesamtschrittverfahren s. Jacobi-Verfahren
Geschwindigkeitssattigung 69 GIACOLETTO-Kleinsignalmodell 52 Gleichstrom-Analyse (DC) 15 Gleichtaktunterdrlickung 78 Gleichungsentkopplung 325, 359 Gleichverteilung 36 Gleitkommarechnung 149 Glitch 344 Gradientenkoeffizient 47 Gradientenverfahren 16 gradual channel approximation
63 Graph 79 f.
, azyklischer 272 , stark verbundener 272 , zusammenhangender 80
Graphik-Bildschirm 22 Graphik-Station 13 GroBsignalmodell, Bipolartran-
sistor 49 f.
- , Diode 45 f. - , MOS-Transistor 60 f. Gummel-Poon-Modell 49, 52 f. Gyrator 117
Harmonische Balance 16 Hierarchie 5 High-Pegel 350
393
Histogramm 18 Hot-Electron-Effekt 68 Hybridgleichungen 129 f., 212 f. Hybrid-TT- Ersatzschaltung
IIE-Verfahren 308 ILS 355 Induktivitat 43 Initial Condition (IC)
s. Anfangsbedingung Initialisierung 353 Injektionsmodell (Bipolartran-
sistor) 50 f. Integration, numerische 220 f. - , Schaltung 2 Integrationsdichte 1, 2 Integrationsverfahren, Anwen-
dung 257 f. explizite 221 f.
- , implizi te 221 f. - , kontraktive 257 Interaktionsgraph 277 Interpolation 69 ~nterrupt-Modus 22 Intervallrechnung 155 inverse Matrix 143 Inversion (MOS-Transistor) 61,
66, 72
394
Inverter-Ersatzschaltung, aqui-valente 294
Inzidenzmatrix 86, 99 Ionenimplantation 62 ISIS 12
Iteration Count 253, 307 Iterationsmatrix 280, 282
I 2L-Modellierung 59 I 2L-Technik 4, 6, 324
Jacobimatrix 186, 199 f., 309 Jacobi-Relaxation 337, 359 f. Jacobi-Schritt 294, 324 f., 334 Jacobi-Verfahren 280 f., 306 f.,
326, 366 Jacobi-Waveform-Relaxation 286
Kanalli:inge 291 Kanalli:ingenmodulation 69 Kanalweite 291 Kante s. Zweig Kapazitat 43 Kapaziti:itsmodell, stuckweis
konstantes 298 Katzenelson-Algorithmus 203 Kennlinie 15, 42, 55 Kirchhoffsche Spannungsregel
93 f. Kirchhoffsche Stromregel 88 f. Kleinsignal-Analyse CAC) 17,
135 f. Kleinsignalmodell, Bipolartran-
sis tor 52 - , Diode 52 - , MOS-Transistor 74 Knickstrom 56 Knotenadmittanzmatrix 112
Knotenanalyse 110 f., 128, 188,
268 - , modifizierte 118f., 148,
191, 318 Knotenentkopplung 305 Knotengleichungen 177 f. Knotengrad 266 Knotenquellenstrom, aquivalen-
ter 112, 137 Knotenschnitt-Verfahren 266,
318 Knotensti:irke 349 Kompaktierung
s. Entwurfskompaktierung Komplexiti:itsordnung 207 Komponente, stark verbundene
272, 337 Kondensation 272 f. Kondition 150 KonditionsmaB 151 Konsistenzordnung 223 f., 248 Konturzerlegung, dynamische 266 Konvergenz, quadratische 186,
321 Konvergenzgeschwindigkeit 283 Konvergenzprobleme 197 f. Koppelkapaziti:it 301, 304, 324,
326, 335 Korrelation 16, 18, 35 Kurzkanal-Modell 67f.
Ladungserhaltung 73 Ladungsspeicherung 347 Ladungstri:iger-Beweglichkeit 64 Ladungstri:iger-Beweglichkeitsre-
duktion 65, 68 Ladungstri:iger-Generation 51, 56
Ladungstri:iger-Lebensdauer 56
Ladungstrager-Rekombination 56 Ladungsumverteilung 347 Large-Scale-Integration (LSI) 2 Latch-up 68 Latenz 309 f., 312, 326
-Prinzip 309, 318f., 325,
365, 367 Laufzeit, Gatter 3 Lawinenmultiplikation 68 Layout 9 Leckwiderstand 46 Leistungsverbrauch 3 Leitfahigkeitsmodulation 56 Levelizing 270, 274, 312 Levenberg-Marquardt-Algorithmus
67 Linearisierung, iterative 323 - , Kennlinien 296 - , Netzwerkgleichungen 188 f. Liou-Verfahren 217 Lipschitz-Bedingung 361, 364 Lipschitzkonstante 205 Listen, konvergierende 313 Listen, verkettete 166 Dosung, parasitare 233 Logik-Pegel 9, 334 Logik-Simulation 9, 337 LOGMOS 26, 352,355 LOMACH 355 Low-Pegel 350 LR-Algorithmus 143 LU-Zerlegung 143 f. - , partielle 319
MACRO 321 Majoritatstrager 56 Makromodell 41, 123, 309 - , analoges 77 f.
395
, exaktes 287, 320 , mathematisches 289 f. , MOS-Logikgatter 290 f., 325 , symbolisches 289, 321 , unilaterales 299
Makromodellierung bilateraler Elemente 301 f.
Makromodellierung digitaler Schal tungen 287 f.
Markowi tz-Kri terium 159 f. ,
163, 175 Masche 82 Maschenanalyse 125 f., 128 Maschengleichung 85 Maschenimpedanzmatrix 126 Maschenmatrix 97 f. Maschenquellenspannung, aqui-
valente 126 Maschenstrom 125 Maschinencode 289 Masken 9
-Vorhalt 64 MATIS 327 Matrix, diagonaldominante 152,
164 , dunn besetzte 155, 163
- , gestaffelte 101 - , sparliche 155
s. a. dunn besetzte Matrix - , topologische 86 f. Matrixinvertierung 106 MDLGRF 12
Medium-Scale-Integration (MSI) 2
MEDUSA 12, 342
Mehrschrittverfahren 220f. Mehrtor, resistives 208, 218 Memory-Manager 24
Merckel-Modell 343
396
Meyer-Modell 63, 66, 70 Minimum-Maximum-Algorithmus 355 minimum resolvable time (MRT)
333, 341 Minorit§tstr§ger 47, 53f.
-Dichte 51, 56 Mixed-Mode-Simulation 11, 314,
318, 332f. Modell, Bauelemente 40 f.
, Bipolartransistor 49f. - , Diode 45 f. - , erster Ordnung 348, 354,
368 geometrieabhangiges 68 mathematisches 40 MOS-Transistor 60 f.
, nullter Ordnung 349 , physikalisches 41
Modellbibliothek 199 Modelldatei 22 Modellparameter 22 Modelltabellen 325 Modellierung, sttickweis lineare
203 Modifizierte Knotenanalyse
118 f. Monte-Carlo-Simulation 33 Monte-Carlo-Verfahren 18 MOS-Feldeffekttransistor 60 f. MOS-Technologie 2 MOSSIM 26, 352, 356 f. MOSTAP 328 MOTIS 11, 296f., 323, 327, 339,
344 MOTIS-C 26, 296 f., 327 MSINC 25, 67 Multi-Level-Newton-Algorithmus
321 Multi-Level-Simulation 11, 332
Multiprozessor-Rechner 283 Nachi teration 154 f. NAP2 22, 25 Netzwerk, dynamisches 204 f.
, inkonsistentes 208 - , linear resistives 110 - , nichtlinear resistives
177 f. Netzwerkanalyseprogramm 20 f. Netzwerkelement 42 Netzwerkgraph s. Graph Netzwerkpartitionierung
s. Netzwerkzerlegung Netzwerkstruktur 79 Netzwerkvergleich 10 Netzwerkzerlegung 263 f., 318,
359 Netzwerkvergleich 10 Newton-Algorithmus 16, 73, 186
284, 289, 318, 320f. Newton-Iteration 309, 325 f. Newton-Raphson-Algorithmus 186,
222, 296 f., 367 Newton-Raphson-GauB-Seidel-Ver
fahren (NRGS) 284 Newton-Raphson-Schritt 295, 325 Newton-Verfahren, ged§mpftes
197 - , zweiter Ordnung 325 NMOS-Technik, dynamische 3 - , statische 3, 290 Node-Tearing 265 Nominalwert 14, 20, 35 Nordsieck-Vektor 224, 227 Normalbaum 101, 211 Normalformgleichungen 206 Normalisierte Zahl 149 Normalverteilung 35 NP-vollstandig 158, 265
Nulltransistor 62
Offsetspannung 78 Offsetstrom 78 Operationen, lange 141 f., 160 Operationsverstarker 77 Optimierungsverfahren 197 Order of Magnitude - Modell 348 Oszillation 303, 339, 354 - , parasi tare 306 f., 324 Oszillator 16, 256 Oxidkapazitat, spezifische 73
Parameter-Optimierung 57, 67 Parser 21 Partitionierung
s. Netzwerkzerlegung Pass-Transistor 291 Pegel 337 Permutationsmatrix 142 Pfad 80 Pfadlange 323 Picard-Lindeloff 17, 205 pinch-off 62 Pivotelement 148, 150, 158f.,
193 Pivotisierung 151, 193 - , symbolische 164 Pi votsuche 151 f. PLA 7 Plot 28, 31 PMOS-Technik 3 Postprozessor 22 Pottle, Verfahren von 207 Prediktionsmatrix 243 Prediktor-Korrektor-Verfahren
222, 242 f.
Preordering s. Apriori-Strategie
Programmcode, ausflihrbarer 170 f.
Protokolldatei 27
ProzeB-Simulation 8 Pseudo-Transientanalyse 198 Pseudozufallszahlen 18, 36 Pullup-Knoten 349
QR-Algorithmus 218
397
QSPICE 322 Quasi-Newton-Verfahren 201 Quellenstromvektor, aquivalen-
ter 112 - , iterativer 189 Quellenvariation 198
Race 339, 354 RAM 3 Ratio-Technik 291 Raumladungszone, Bipolartran-
sist~r 50, 55 f. - , MOS-Transistor 61 Rausch-Analyse 15 f. Rauschen 49, 57 Rechengenauigkei t 148 f., 158,
161 Redesign 10 Register-Transfer-Simulation 8 Regula-Falsi 201, 296 f. Regula-Falsi-Schritt 325 Regularitat 5, 322 RELAX 367 f. Relaxationsfaktor 281 Relaxationsschri tt 323 f., 326
398
Relaxationsverfahren 138, 265,
279 f., 305, 351 Residuum 150,154 Restart-Modus 22 ROM 7 RSIM 356 Rlickkopplung 307, 312, 337 Rlicksubstitution 139 f.
Rlickwartsdifferenz 252, 256 Rundungsfehler 17, 147, 150,
154, 209, 224, 255
Sattigungsbereich, Bipolartransistor 50
- , MOS-Transistor 62 Sattigungsspannung, MOS-Tran
sistor 62 Sattigungsstrom, Bipolartransi-
stor 51, 56 SAMSON 11, 343 SCEPTRE 25, 212, 218
Schalter 123 -Kondensator-Filter 123
Schaltungsausbeute s. Ausbeute Schaltungsbeschreibung, hierar-
chische 266
Schaltungsdimensionierung 14 Schaltungselement 14 Schaltungsentwurf, symbolischer
347 Schaltungsoptimierung 19 Schaltungsparameter 19 Schaltungstechnik, dynamische
66
Scheduler 313 f., 341, 351 Schleife 81 Schleifenanalyse 126 f.
Schleifenimpedanzmatrix 127
Schleifenquellenstrom, aquiva-
lenter 127 Schnittmenge 81 Schnittmengenanalyse 127 Schnittmengenadmittanzmatrix
127 Schnittmengenquellenstrom,
aquivalenter 127 Schottkydiode 45 Schottky-Logik, integrierte
(ISL) 4 Schrittweite 293 Schri ttwei tenst euerung 248 f. ,
341, 366 Schrotrauschen 49 Schwellenpivotisierung 153, 162 Schwellenspannung 61, 291, 294 Schwellenspannungsanderung 68 Schwellenspannungsverschiebung
65, 279 Schwellwertelement 339 Sekantenverfahren 201 selective trace 312 Semi-Custom-IC 5 Sensitivity s. Empfindlichkeit
Setup 21 Shichman-Hodge-Modell 367 SHIELD 328 SignalfluB 270, 312, 325 SignalfluBgraph 270, 274, 279,
312 Signalkonvergenz, partielle
365, 367 SIMPIL 26
Simpsonsche Regel 217 Simulatorkern 22
SINCS 17, 25 Singletons 161 Skalierung 67
- , dynamische 152 SLATE 318 f. SLIC(MC) 25 Small-Scale-Integration (SSI) 2 SOR-Verfahren 281 f., 286 Source 60
-Stepping s. Quellenvariation
Spaltensummenkriterium 282 Spannungsquelle 44 Sparse-Matrix-Algorithmus 130,
155f., 163 Sparse-Tableau-Analyse 130,
148, 162, 191, 193 Sparse-Tableau-Formulierung 254 Speicher, bipolarer 4
- , externer 23 Speicherorganisation 164 Speicherplatz 23, 156, 164,
263, 287, 365 -Verwaltung, dynamische 23
Spektralradius 282 Sperrbereich, Bipolartransistor
66 Sperrsattigungsstrom 45 Sperrschicht 46, 66
-Diode 45 -Kapazitat 47, 52, 70
Sperrstrom, pn-Ubergang 66 Sperrwiderstand, Diode 46
Spezifikation 36 SPICE2 17, 22, 26 f., 46, 67,
69, 167, 195, 199, 309, 334,
368 SPICEV 322
Spike 339 SPLICE 26, 314, 339, 343, 345 Spline-Interpolation 69
Stabili tat 229 f., 256, 303
- , A- 233, 235, 238 - , absolute 233 Stabilitatsgrenze 233, 235 Standard-IC 5 Standardzelle 6
399
Statisches Modell, Diode 45f. - , MOS-Transistor 63 f. Statistische Analyse 18, 33, 36 Statistische Verteilung 35 Steady-State-Analyse 16 Steife Differentialgleichung
236 f. steifstabil 240 Steueranweisung 22
Stick-Diagramm 12, 347 Strategie, lokale 158 Streubereich, globaler 35 Streubereich, lokaler 35 Streuung 14, 18 Stromquelle 44 3tromverstarkung, Bipolartran-
sist~r 51, 56 Strukturbreite 2 Subcircuit 21, 266, 362 Subdiagonalmatrix 143 Substrat 60
Substratdiode 59, 66, 74 Substratkapazitat 59 Substratsteuerfaktor 64, 69 Substrattransistor 59 Substratvorspannung 297 Superdiagonalmatrix 143 Switched Capacitor Circuit
s. Schalter-KondensatorFilter
Switch-Level-Logik-Simulation
11, 332, 347f. Symbolische Analyse 17 Symbolische Namen 21
400
Symbolischer Entwurf s. Entwurf System-Simulation 8 Systemzerlegung, konsistente
361
Tabelle 293 Tabellenmodell 40, 69, 288f. Tagged X - Algori thmus 354 Takteinkopplung 302 f. Teilgraph 80 - , maximaler 272 Teilnetzwerk, gleichstrommaBig
verbundenes 335 - , unilaterales 269, 277, 351 Teilnetzwerk-Simulation, paral
lele 322 Temperatur 35 Temperaturabhangigkeit, Bipo-
lartransistor 57 - , Mo.S-Transistor 66 Temperaturkoeffizient 33 Temperaturspannung 45 Ternaralgorithmus 354 Test-Bitmuster 5 Test-Differentialgleichung
230 f., 238 Timing-Analyse, iterierte 326 Timing-Simulation 11, 289, 305,
318, 323f., 332 Toleranzbereich 19 Toleranz-Zuordnung 20
Top-down-Entwurf 5, 332 Topologie 79 Transfergatter 291, 301 f. ,
324, 341, 347 Transient-Analyse 16, 28, 31,
318
Transistor, Bipolar s. Bipolartransistor
- , MOS s. MOS-Transistor Transistorebene 14 Transistorrauschen 49 Transitzeit 47, 57 Transportmodell, Bipolartran-
sist~r 51 Trapez-Regel 222, 231, 235,
296, 324 Trapez-Verfahren 238 f., 256,
258 f. Treibernetzwerk 300 Treiberstufe 291 TTL-Modellierung 59 TTL-Schaltung 3
Uberlappkapazitat 70 ttberlauf, numerischer 195 f. ,
202 Uberrelaxation 281 Ubertragungsfunktion 17, 218 Ubertragungskennlinie 15, 198 unilateral 269 f., 288 unit delay
s. Einheitsverzogerung Unit-Delay-Simulation 338, 351 Unterdiffusion 60 Unterrelaxation 281 Unterschwellenstrom 66, 69
VAMOS 322 Variabilitatstypen 174 Vektor-Gode 176 Verarmungsbereich 71 Verbindungsleitungen 2, 10, 59 Verbindungszweige 82
Verdrahtungskanal 6 Verteilung 18, 35 Verzerrungsanalyse 17 Very-Large-3cale-Integration
(VLSI) 2 f. Vierpolelement 42 Volterra-Reihe 16
Voreinstellung 29, 57 Vorwartselimination 139 f.
Wahrheitstabelle 337
Wald 82, 273, 277 Waveform-Relaxation 286, 359f. - , segmentierte 366, 368 Wechselstrom-Analyse CAC) 15,
28, 31, 135 f. Weierstrass, Satz von 224 ioJiderstand 42
lViderstandsrauschen 49 \oJorkstation 13 Worst-Case-Analyse 19 Worst-Case-Ergebnisse 297 Wurzel 273
- , parasitare 233, 303 Wurzelbaum 273
401
X-Poisoning 352
Zeilenoperation, elementare 129 Zeilenstufenform 101 f., 208 Zeilensummenkriterium 282
Zeitrad 313, 351 Zelle, allgemeine 6 Zenerspannung 46 Zerlegungsmatrix 280 Zufallswert 35
Zustand, logischer 338 - , unbestimmter 350 Zustandsgleichung 206 f., 359
Zustandsubergangsmatrix 217 Zustandsvariable 207
Zweig 79 f. - , allgemeiner 110 Zweigadmittanzmatrix 111 - , differentielle 189 Zweigimpedanzmatrix 126 Zweigschnitt-Verfahren 265 Zweipolelement 42