logi čko projektovanje

LogiLogičko projektovanječko projektovanje

Bulova algebra

Digitalna logička kola

Minimizacija Bulovih funkcija

Tehnološko mapiranje

Arhitektura mikrosistema

Bulova algebra

Algebarska struktura: (B={0,1}, +, ·), + - logičko ILI (OR), · - logičko I (AND)

• Aksioma 1 (Zatvorenosti)

• Aksioma 2 (Jedinični element)

x+0=0+x=x

x·1=1·x=x

• Aksioma 3 (Komutativnost)

x+y=y+x

x·y=y·x

• Aksioma 4 (Distributivnosti)

x·(y+z)=x·y+x·z

x+y·z=(x+y) ·(x+z)

• Aksioma 5 (Komplementarni element)

x+x’=1

x·x'=0

• Aksioma 6 (Kardinalnost)


Operatori Bulove algebre

AND OR NOT

x y x·y x y x+y x x'

0 0 0 0 0 0 0 1

0 1 0 0 1 1 1 0

1 0 0 1 0 1

1 1 1 1 1 1

Bulova algebra: (B={0,1}, AND, OR, NOT) – praktična definicija


Teoreme Bulove algebre

Teorema 1(idenpotencija)

(a) x+x = x

(b) x·x=

x

Teorema 2 (a) x+1 = 1

(b) x·0 = 0

Teorema 3 (absorpcija)

(a) yx + x = x

(b) (y+x)x = x

Teorema 4 (involucija)

(x’)’ = x

Teorema 5(asocijativnost)

(a) (x+y)+z = x+(y+z)

(b) x(yz) = (xy)z

Teorema 6(De Morganovo pravilo)

(a) (x+y)’ = x’y’

(b) (xy)’ = x’ + y’

Teorema 7(Zakon sažimanja)

(a)(x+y)(x+y’)

=x’y’

(b) xy + xy’ = x


• U logičkoj sumi ili proizvodu proizvoljnog broja promenljivih redosled promenljivih i raspored zagrada nije od značaja

Asocijativnost + komutativnost

xy

vz

xy

vz

f=((xy)z)vf=xyzv

xy (xy)zxy

vz

xy

zvf=(xy)(zv)

(b)(a)


Apsorpcija + sažimanje

• Osnova za pojednostavljenje (minimizaciju) prekidačih funkcija

• Apsorpcija smanjuje broj literala za 2– yx + x = x– (y+x)x = x

• Sažimanje smanjuje broj literala za 3– x · y + x · y’ = x– (x + y) · (x + y’) = x


DeMorganova teorema

– (x + y)’ = x’ · y’– (x · y)’ = x’ + y’

x

y

x'

y'

z=x'+y’ xy

xyz=(xy)’

xy

z

x

y

x'

y'

z=x'y’ xy

x+yz=(x+y)’

xy

z


Pozitivna i negativna logika

tip_1x

yz

x y zLOW LOW LOWLOW HIGH LOWHIGH LOW LOWHIGH HIGH HIGH

tip_1xy

z=xy

x y z0 0 00 1 01 0 01 1 1

tip_1xy

x y z1 1 11 0 10 1 10 0 0

z=x+y

(a) (b) (c)Pozitivna logika:

LOW → 0

HIGH → 1

Negativna logika:

LOW → 1

HIGH → 0


Princip dualnosti

(x · y) + x = x

(y + x) · x = x

x · 1 = x

x + 0 = x

Neka je E(x1,x2…xn) Bulov izraz, a Ed(x1,x2…xn)

njegov dualni izraz. Tada važi:

E’(x1,x2…xn) = Ed(x1’,x2’…xn’)

Generalizovana De Morganova pravila:

(x1+x2+…+xn)’=x1’x2’…xn’

(x1x2…xn)= x1’+x2’+…+xn’


Bulove funkcije

• Bulova funkcija: algebarski izraz sačinen od binarnih promenljivih, Bulovih operatora AND, OR i NOT, zagrada i znaka jednakosti

• Tabela istinitosti: AND članovi

F1 = xy+xy’z+x’yz

OR član literaliRedni broj

vrste

Vrednosti promenljivih

Vrednosti funkcija

x y z F1 F1’

0 0 0 0 0 1

1 0 0 1 0 1

2 0 1 0 0 1

3 0 1 1 1 0

4 1 0 0 0 1

5 1 0 1 1 0

6 1 1 0 1 0

7 1 1 1 1 0

Komplement funkcije:

- Primenom De Morganovih pravila: F1’ = (xy+xy’z+x’yz)’ = (xy)’(xy’z)’(x’yz)’ = (x’+y’)(x’+y+z’)(x+y’+z’)

- Primenom principa dualnosti: F1’ = (xy+xy’z+x’yz)’ = (x’+y’)(x’+y+z’)(x+y’+z’)


Algebarske manipulacije

Rešenje:xy+xy’z+x’yz = xy+xyz+xy’z+x’yz apsorbcija

= xy+x(y+y’)z+x’yz distributivnost = xy+x1z+x’yz komplement = xy+xz+x’yz identitet = xy+xyz+xz+x’yz apsorpcija = xy+xz+(x+x’)yz distributivnost = xy+xz+1yz komplement = xy+xz+yz identitet

Problem: Pokazati da su sledeća dva izraza ekvivalentna:F1 = xy+xy’z+x’yz (8 literala)F1 = xy+xz+yz (6 literala)

Broj AND i OR operatora jednak je broju literala umanjenom za 1.

Manji broj literala => Manji broj AND i OR operatora => Manja hardverska složenost (cena)


Kanonske forme- mintermi i makstermi -

• minterm – Bulova funkcija koja ima vrednost 1 samo za jednu kombinaciju vrednosti promenljivih, a vrednost 0 za sve ostale kombinacije

• Za funkciju od n promenljivih postoji 2n minterma, mi, i =0,...,2n-1.

• Svaki minterm se može predstaviti u obliku AND člana od n literala

• Mintermi od tri promenljive:

x y z Minterm Označavanje

0 0 0 x’y’z’ m0

0 0 1 x’y’z m1

0 1 0 x’yz’ m2

0 1 1 x’yz m3

1 0 0 xy’z’ m4

1 0 1 xy’z m5

1 1 0 xyz’ m6

1 1 1 xyz m7

• maksterm – Bulova funkcija koja ima vrednost 0 samo za jednu kombinaciju vrednosti promenljivih, a vrednost 0 za sve ostale kombinacije

• Za funkciju od n promenljivih postoji 2n maksterma, Mi, i =0,...,2n-1.

• Svaki maksterm se može predstaviti u obliku OR člana od n literala

• Makstermi od tri promenljive:x y z Maksterm Označavanj

e

0 0 0 x+y+z M0

0 0 1 x+y+z’ M1

0 1 0 x+y’+z M2

0 1 1 x+y’+z’ M3

1 0 0 x’+y+z M4

1 0 1 x’+y+z’ M5

1 1 0 x’+y’+z M6

1 1 1 x’+y’+z’ M7


Kanonske forme

Redni broj vrste

Vrednosti promenljivih Vrednosti funkcija

x y z F1 F1’

0 0 0 0 0 1

1 0 0 1 0 1

2 0 1 0 0 1

3 0 1 1 1 0

4 1 0 0 0 1

5 1 0 1 1 0

6 1 1 0 1 0

7 1 1 1 1 0F = m3+m5+m6+m7 = x’yz+xy’z+xyz’+xyz = ∑(3,5,6,7) - suma 1-minterma

F = M0M1M2M4 = (x+y+z)(x+y+z’)(x+y’+z)(x’+y+z) = ∏(0,1,2,4) - proizvod 0-maksterma

F’ = m0+m1+m2+m4 = x’y’z’+x’y’z+x’yz’+xy’z’ = ∑(0,1,2,4) - suma 0-minterma

F’ = M3M5M6M7 = (x+y’+z’)(x’+y+z’)(x’+y’+z)(x’+y’+z’) = ∏(3,5,6,7) - proizvod 1-maksterma


Transformisati izraz F=x+yz (3 literala) u oblik:

Kanonske forme- proširenje -

suma minterma

x+yz = x(y+y’)(z+z’) + (x+x’)yz

= xyz+xyz’+xy’z+xy’z’+xyz+x’yz

= xyz+xyz’+xy’z+xy’z’+x’yz

= ∑(3,4,5,6,7) – 15 literala

proizvod maksterma

x+yz = (x+y)(x+z)

= (x+y+zz’)(x+yy’+z)

= (x+y+z)(x+y+z’)(x+y+z)(x+y’+z)

= (x+y+z)(x+y+z’)(x+y’+z)

= ∏(0,1,2) - 9 literala

∑(3,4,5,6,7) = ∏(0,1,2)

• Svaki Bulov izraz se može proširiti na oblik suma minterma ili proizvod maksterma

• Kanonske forme su jedinstvene i lako se izvode, ali, obično, sadrže veći broj literala u odnosu na izraze nekog drugog oblika


Standardne forme

Suma-proizvoda:

F1=xy+x’yz+xy’zimplikant – AND član od jednog ili više literala

Proizvod-suma:

F1’=(x’+y’)(x+y’+z’)(x’+y+z’)implikat – OR član od jednog ili više literala

• Standardne forme nisu jedinstvene

• Kanonaska forma -> standardna forma:

1. xyz+xyz’ = xy(z+z’) = xy

2. xyz+xyz’+xy’z+x’yz = (xyz+xyz’)+(xyz+xy’z)+(xyz+x’yz) = xy(z+z’) + x(y+y’)z + (x+x’)yz

1-mintermi = xy+xz+yz

primarni implikanti (dalja redukcija nije moguća)

• Svaki primarni implikant obuhvata jedan ili više 1-minterma

• Svaki 1-minterm je uključen u jedan ili više primarnih implikanata

• Ako je 1-minterm sadržan samo u jednom primarnom implikantu, takav implikant se zove esencijalni primarni implikant


Nestandardne forme

• Bulovi izrazi koji sadrže zagrade

• Dobijaju se faktorizacijom kanonskih i standardnih formi xy+xy’z+xy’z = x(y+y’z+y’w)

= x(y+y’(z+w)) – 5 literala

• Omogućavaju dalju redukciju broja literala

• Nisu jedinstvene F1 = xy+xz+yz

= xy+(x+y)z varijanta 1

= x(y+z)+yz varijanta 2 = xz+y(x+y) varijanta 3

• Veće kašnjenje (duže vreme izračunavanja): prvo se izračuna izraz u zagradi, a onda...


Logičke operacije

Ime operacijeSimbol

operatora

Vrednosti funkcije za x,z=Algebarski

izrazKomentar

00 01 10 11

Zero 0 0 0 0 F0=0 Binarna konstanta 0

AND x·y 0 0 0 1 F1=xy x i y

Inhibicija x/y 0 0 1 0 F2=xy’ x, ali ne y

Transfer 0 0 1 1 F3=x x

Inhibicija y/x 0 1 0 0 F4=x’y y, ali ne x

Transfer 0 1 0 1 F5=y y

XOR x y 0 1 1 0 F6=xy’+x’y x ili y ali ne oba

OR x+y 0 1 1 1 F7=x+y x ili y

NOR x y 1 0 0 0 F8=(x+y)’ NOT-OR

Ekvivalencija x y 1 0 0 1 F9=xy+x’y’ x jednako y

Komplement y’ 1 0 1 0 F10=y’ NOT y

Implikacija x y 1 0 1 1 F11=x+y’ Ako y, tada x

Komplement x’ 1 1 0 0 F12=x’ NOT x

Implikacija x y 1 1 0 1 F13=x’+y Ako x, tada y

NAND x y 1 1 1 0 F14=(xy)’ NOT-AND

One 1 1 1 1 F15=1 Binarna konstanta 1


Digitalna logička kola

• Logičko kolo ili gejt - digitalno kolo koje obavlja jednu ili više standardnih Bulovih operacija.

• Biblioteka gejtova - kolekcija logičkih kola koje koristimo za konstrukciju kombinacionih mreža.

• Standardni gejtovi - gejtovi koji pripadaju biblioteci.

• Bibiloteke gejtova sadrže manji broj gejtova koji se biraju u skladu sa sledećim kriterijumima:

– Frekvencija korišćenja u tipičnom dizajnu, definisana kao sposobnost gejta da u kombinaciji sa drugim gejtovima iz biblioteke realizuje raznorodne Bulove funkcije.

– Proširljivost operatora na više od dve promenljive. Preduslov za proširljivost operatora je posedovanje osobine komutativnosti i asocijativnosti.

– Jednostavnost konstrukcije, koja se definiše brojem tranzistora potrebih za realizaciju gejta kao i vreme potrebno da se promena na ulazu gejta prenese na izlaz gejta.


Osnovna logička biblioteka

x F

x F

xy

F

xy

F

xy

F

xy

F

xy

F

xy

F

ImeGrafički simbol

FunkcijaCena (broj tranzistora)

Kašnjenje (ns)

Invertor F = x’ 2 1

Drajver F = x 4 2

AND F = xy 6 2.4

OR F = x + y 6 2.4

NAND F = (xy)' 4 1.4

NOR F = (x + y)' 4 1.4

XOR F = x y 14 4.2

NXOR F= x y 12 3.2


Primer:Sinteza potpunog sabirača

xi yi ci ci+1 si

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

xi yi

ci+1ci

si

Putanja Kašnjenjeulaz-izlaz (ns)

ci -> ci+1 4.8ci -> si 4.2xi,yi -> ci+1 9.0xi,yi -> si 8.4

4.2

4.2

2.4

2.4

2.4Cena = 46 tran.

si = xi’yici+xi’yici+xiyi’ci’+xiyici

= (xi’yi+xiyi’)ci’+(xiyi)ci

= (xiyi)ci’+(xiyi)’ci

= (xi yi)ci

Varijanta 1:

ci+1 = (xiyi)+ci(xi+yi)

Varijanta 2:ci+1 = xiyici'+xiyici+xi'yici+xiyi'ci

= xiyi(ci'+ci)+ci(xi'yi+xiyi') = xiyi+ci(xi yi)


Primer:Sinteza potpunog sabirača

(realizacija pomoću NAND gejtova)

ci+1 = xiyi+ci(xi+yi) = ((xiyi)’(ci(xi+yi))’)’

si = (xi yi)ci’+(xi yi)ci

= (xi yi)'ci'+(xi yi)ci

= (xi yi) ci

gde je:

xi yi = xiyi+xi’yi’ = ((xiyi)'(xi'yi')')' = ((xiyi)'(xi+yi))’

2.4

2.4

1.4

1.4

1.4

1.41.4

1.4

xi yi

ci

ci+1

si



Cena = 36 tran.


Gejtovi sa više ulaza

xyz

F

Ime gejta Grafički simbol FunkcijaCena (broj tranzistora)

Kašnjenje (ns)

3-ulazni AND F = xyz 8 2.8

4-ulazni AND F = xyzw 10 3.2

3-ulazni OR F = x+ y+z 8 2.8

4-ulazni OR F = x+y+z+w 10 3.2

3-ulazni NAND

F = (xyz)' 8 1.8

4-ulazni NAND

F = (xyzw)' 10 2.2

3-ulazni NOR F = (x+y+z)' 8 1.8

4-ulazni NOR F = (x+y+z+w)' 10 2.2

xy

zF

w

xy

zF

w

xyz

F

xy

zF

w

xyz

F

xy

zF

w

xyz

F


Primer:Realizacija potpunog sabirača pomoću više-ulaznih gejtova

ci+1 = xiyi+cixi+ciyi

= ((xiyi)’(cixi)’(ciyi)’)’

xi

yi

zi

ci+1 si

1.4 1.4 1.4 1.8 1.8 1.8 1.8

1.8 2.2



Cena = 56 tran.


= ((xi'yi'ci)'(xi'yici')'(xiyi'ci')'(xiyici)')'


Više-operatorski gejtovi(kompleksni gejtovi)

Ime gejta Grafički simbol FunkcijaCena (broj tranzistora)

Kašnjenje (ns)

dvostruki 2-ulazni AOI

F = (wx+yz)’ 8 2.0

trostruki 2-ulazni AOI

F = (uv+wz+yz)' 12 2.4

dvostruki 3-ulazni AOI

F = (uvw+xyz)’ 12 2.2

dvostruki 3-ulazni OAI

F = ((w+x)(y+z)')' 8 2.0

trostruki 2-ulazni OAI

F = ((u+v)(w+x)(y+z))'

12 2.2

dvostruki 3-ulazni OAI

F = ((u+v+w)(x+y+z))'

12 2.4

Fx

w

z

y

F

uv

w

x

y

z

uvwxyz

F

Fx

w

z

y

Fwx

z

y

uv

Fxw

zy

uv


Primer:Realizacija potpunog sabirača pomoću više-operatorskih gejtova


= ((xi'yi'ci+xi'yici)(xiyi'ci'+xiyici)')'

ci+1 = xiyi+cixi+ciyi

= ((xiyi)’(cixi)’(ciyi)’)’ = ((xi’+yi’)(ci’+xi’)(ci’+yi’))’ = ((xi’yi’+ci’xi’+ci’yi’)’ xi

yi

zi

si

ci+1



(b)(a)

2.42.0 2.0

1.4

Cena = 46 tran.


Minimizacija Bulovih funkcija

• Cilj: optimizacija cene i kašnjenja logičkih mreža.• Osobine logičke mreže direktno zavise od osobina algebarskog

izraza (broj i tipovi operatora) na osnovu koga je mreža konstruisana =>

• Neophodne su sistematske tehnike za transformaciju Bulovih izraza obilka standardne i nestandardne forme u oblik koji će garantovati optimalnu realizaciju.

• Ne postoji univerezalna metoda za minimizaciju Bulovih funkcija, jer kriterijumi optimalnosti zavise od sastava raspoložive bibiloteke gejtova i osobina implementacione tehnologije.


Bulove kocke

ci xi yi ci+1 si

0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1

(a)

0 1

(a)

00 01

1110

(b)

000 001

101100

010 011

111110

(c)

1100 1101

10011000

1110 1111

10111110

0000 0001

01010100

0010 0011

01110110

(d)

000 001

101100

010 011

111110

mintermi

2-kub

1-podkub

yizi

xizixiyi

Primarni implikant (PI) - podkub koji nije sadržan ni u jednom drugom podkubu

Esencijalni primarni implikant (EPI) je podkub koji sadrži 1-minterm koji nije sadržan ni u jednom drugom podkubu.


Karnoove mape

x 0 1

xy 0 1

1

0m0

m2 m3

m1

1

0m0

m4 m5

m1 m3

m7 m6

m2

xyz 00 01 11 10

m0

m4 m5

m1 m3

m7 m6

m2

m12

m8 m9

m13 m15

m11 m10

m14

00 01 11 10

00

01

11

10

xyzw

• Dvodimenzionalna forma Bulove kocke (n-kuba)

• Ukazuju na susedstvo binarnih kombinacija što olakšava identifikaciju podkubova


Karnoova mapa za dve promenljive

x y AND OR XOR

0 0 0 0 00 1 0 1 11 0 0 1 11 1 1 1 0

1

xy 0 1

1

0

AND: xy

1

1 1

xy 0 1

1

0

OR: x+y

1

1

xy 0 1

1

0

XOR: x’y+xy’


Karnoova mapa za tri promenljive

x'y’z’ x'y’z

xy'z’ xy'z

x

yz

1

0 x'yz x'yz’

xyz xyz'

00 01 11 10x

yz

1

0

00 01 11 10z

z'

x

x

yz

1

0

00 01 11 10 x'y’

yz

xz'

ci xi yi ci+1 si

0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1

1

x

yz

1

0 1

1 1

00 01 11 10

ci+1=xiyi+cixi+ciyi

1

1

x

yz

1

0 1

1

00 01 11 10

si=xi’yi’ci+xi’yici’+xiyi’ci’+xiyici


Karnoova mapa za četiri promenljive

x'y’z’w’ x'y’z’w

x'yz’w’ x'yz’w

0

4 5

1

x'y’zw x'y’zw’

x'yzw x'yzw’

3

7 6

2

xyz'w’ xyz'w

xy'z’w’ xy'z’w

12

8 9

13

xyzw xyzw'

xy'zw xy'zw’

15

11 10

14

00 01 11 10

00

01

11

10

xyzw

0

4 5

1 3

7 6

2

12

8 9

13 15

11 10

14

00 01 11 10

00

01

11

10

xyzw

y'w

x'y

xz

0

4 5

1 3

7 6

2

12

8 9

13 15

11 10

14

00 01 11 10

00

01

11

10

xyzw

x'

w`

x1 x0 y1 y0 G E L

0 0 0 0 0 1 00 0 0 1 0 0 10 0 1 0 0 0 10 0 1 1 0 0 10 1 0 0 1 0 00 1 0 1 0 1 00 1 1 0 0 0 10 1 1 1 0 0 11 0 0 0 1 0 01 0 0 1 1 0 01 0 1 0 0 1 01 0 1 1 0 0 11 1 0 0 1 0 01 1 0 1 1 0 01 1 1 0 1 0 01 1 1 1 0 1 0

1

0

4 5

1 3

7 6

2

1 1

1 1

12

8 9

13

115

11 10

14

00 01 11 10

00

01

11

10

xyzw

10

4 5

1

1 1

1 1

3

7 6

2

12

8 9

13

1

15

11 10

14

00 01 11 10

00

01

11

10

xyzw

G=x1y1'+x0y1'y0'+x1x0'y0 L=x1'y1+x1'x0'y0+x0'y1y0

X veće od Y X manje od Y


Karnoova mapa za pet promenljivih

m0

m4m5

m1 m3

m7 m6

m2

m12

m8 m9

m13 m15

m11m10

m14

00 01 11 10

00

01

11

10

xyzw

m16

m20m21

m17 m19

m23 m22

m18

m28

m24 m25

m29 m31

m27m26

m30

00 01 11 10

v=0 v=1

00 01 11 10

00

01

11

10

xyzw 00 01 11 10

v=0 v=1

zw'xz'

x'

vw


Minimizacija Bulovih funkcija pomoću Karnoovih mapa(procedura)

Formiranje Karnoovemape

Određivanje primarnihimplikanata

Izbor esencijalnihprimarnih implikanata

Kreiranje minimalnogpokrivanja

Tabela istinitosti,kanonska forma,standardna forma

Standardna forma

Korak Kreiranje minimalnog pokrivanja nije egzaktan.

Greedy algoritam: u listi primarnih implikanata pronalaze se implikanti koji pokrivaju najveći broj nepokrivenih 1-miterma i prebacuju u listu pokrivanja. Ako dva ili više implikanata pokrivaju isti broj nepokrivenih 1-minterma, na slučajan način, bira se jedan. Ova procedura se ponavlja sve dok svi mintermi ne postanu pokriveni.


Minimizacija Bulovih funkcija pomoću Karnoovih mapa(primer)

• Korišćenjem Karnoove mape pojednostaviti Bulovu funkciju:

F=w’y’z’+wz+xyz+w’y

1

1

0

4 5

1

1 1

1 1

3

7 6

2

1

1

12

8 9

13

1

1

15

11 10

14

00 01 11 10

00

01

11

10

xyzw

(a)

w'y’z’ wz xyz w'y

1

1

0

4 5

1

1 1

1 1

3

7 6

2

1

1

12

8 9

13

1

1

15

11 10

14

00 01 11 10

00

01

11

10

xyzw

(b)

w'z’ wz yz w'y

PI lista: w’z’, wz, yz, w’yEPI lista: w’z’, wzListe pokrivanja: (1) w’z’, wz’, yz

(2) w’z’, wz, w’y

(c)

(1) F = w’z’+ wz’+yz(2) F = w’z’+ wz+w’y

(d)

Oba rešenja sadrže isti broj operatora


Minimizacija Bulovih funkcija pomoću Karnoovih mapa(primer neoptimalnosti procedure)

Minimizovati Bulovu funkciju: F=w’x’yz’+w’xy+wxz+wx’y’+w’x’y’z’

10

4 5

1

1

1 1

3

7 6

2

1

1 1

12

8 9

13

115

11 10

14

00 01 11 10

00

01

11

10

xyzw

(a)

PI lista: w’x’z’, w’xy, wxz, wx’y’, x’y’z’, wy’z, xyz, w’yz’EPI lista: {}Liste pokrivanja: (1) w’x’z’, w’xy, wxz, wx’y’

(2) x’y’z’, wy’z, xyz, w’yz’

(b)

Primarni implikanti imaju istu veličinu => sadržaj liste pokrivanja zavisi od slučajnog redosleda izbora primarnih implikanata


Minimizacija nepotpuno definisanih funkcija(primer)

Problem: Izvesti Bulov izraz za funkciju koja određuje komplement najveće cifre BCD cifre.

Dekadne Cifre Komplement najveće cifre

Decimalno

BCD

Decimalno

BCD

x3 x2 x1 x0 y3 y2 y1 y0

0 0 0 0 0 9 1 0 0 1

1 0 0 0 1 8 1 0 0 0

2 0 0 1 0 7 0 1 1 1

3 0 0 1 1 6 0 1 1 0

4 0 1 0 0 5 0 1 0 1

5 0 1 0 1 4 0 1 0 0

6 0 1 1 0 3 0 0 1 1

7 0 1 1 1 2 0 0 1 0

8 1 0 0 0 1 0 0 0 1

9 1 0 0 1 0 0 0 0 0

Funkcije y3, y2, y1 i y0 nisu definisane za sve kombinacije ulaznih promenljivih x3,

x2, x1 i x0 koje nisu navedene u tabeli istinitosti.


Minimizacija nepotpuno definisanih funkcija(rešenje)

1 10

4 5

1 3

7 6

2

X X12

8 9

13

X X

X X

15

11 10

14

00 01 11 10

00

01

11

10

xyzw

y3=x3'x2'x1'

1 1

0

4 5

1

1 13

7 6

2

X X12

8 9

13

X X

X X

15

11 10

14

00 01 11 10

00

01

11

10

xyzw

y2=x2 + x1

0

4 5

1

1 1

1 1

3

7 6

2

X X12

8 9

13

X X

X X

15

11 10

14

00 01 11 10

00

01

11

10

xyzw

y1=x1

1

1

0

4 5

1

1

1

3

7 6

2

X X

1

12

8 9

13

X X

X X

15

11 10

14

00 01 11 10

00

01

11

10

xyzw

y0=x0'


VLSI tehnologija

• Nivoi integracije:

– Nizak nivo integracije (SSI – Small Scale Integration) - do 10 nezavisnih gejtova

– Srednji nivo integracije (MSI - Medium-Scale Integration) 10 do 100 gejtova: registri, brojači i sabirači.

– Visoki nivo integracije (LSI - Large-Scale Integration) između 100 i nekoliko stotina gejtova: kontroleri, memorijski čipovi manjeg kapaciteta i programabilne logičke komponente.

– Veoma visok nivo integracije (VLSI – Very-large-scale Integration) više stotina hiljada gejtova: memorije velikog kapaciteta, mikroprocesori, mikroračunari na čipu i različiti hardverski akceleratori.

• Custom - kola potpuno po narudžbi

• Semi-custom – kola po narudžbi

• Programabilna kola


Standardna digitalna integrisana kola

• IC fiksne funkcije koja se proizvode u masovnim serijama za nepoznatog kupca

• Standardizovana funkcija i pakovanje – komponente sa istom oznakom, proizvedene od

strane različitih proizvođača poseduju identično pakovanje, raspored pinova, logičku funkciju i približne električne karakteristike.

• Serije i familije:– Serija 7400. Familije: 74LS (TTL), 74HC (CMOS),

74HCT (BiCMOS), ... – Serija 4000 (CMOS)


Standardna digitalna IC (serija 7400)

DIP pakovanje 7404 - Raspored pinova

VDD

Gnd

1 2 3 4 5 6 7

891011121314

IC niskog i srednjeg nivoa integracije (do 100 logičkih kola u jednom čipu) Više od 100 tipova kola: osnovna logička kola, digitalna kola složenije funkcije (npr. 4-bitni brojač, dekoder 3-u-8, 4-bitni komparator, 8-bitni sabirač)


Standardna digitalna IC (realizacija složenijih funkcija)

VDD

Gnd

VDD

Gnd

VDD

Gnd

f

VDD

x1

x2

x3

7408

7404

7432

f = x1x2 + x2`x3


Klasifikacija IC prema nivou integracije

• Klasična podela– SSI (Small-Scale Integration), IC niskog nivoa

integracije. Do 10 logičkih kola.– MSI (Medium-Scale Integration), IC srednjeg nivoa

integracije. Od 10 do 100 logičkih kola.– LSI (Large-Scale Integration), IC velikog nivoa

integracije. 100 - 1000 logičkih kola.– VLSI (Very Large Scale Integration), IC veoma

velikog nivoa integracije. Više od 100.000 logičkih kola.


Savremena digitalna IC

• Savremena IC su VLSI. Stariji tipovi čipova koriste se retko ili samo kao rezervni delovi za starije uređaje.

• Koncept ˝sistem na ploči˝ zamenjen je konceptom ˝sistem na čipu˝.

IC standardne funkcije





Programabilne logičke komponente

• PLD (Programmable Logic Device)• Digitalna IC ˝opšte namene˝.• Sadrže mnoštvo nepovezanih logičkih kola, metalnih veza i

prekidača. • Programiranjem prekidača ostvaruje se željeno povezivanje

logičkih kola i tako realizuje data funkcija.• Reprogramiranje – jednom programirano PLD kolo se može

programirati novom funkcijom.

Logicka kola,veze i

programabilni prekidaci

Izlazi(logicke funkcije)

Ulazi(logicke promenljive)


PLA

• Bolova algebra: Svaka logička funkcija se može predstaviti u vidu zbira logičkih proizvoda. Npr.

f1 = x1’x2x3’ + x2x4’ + x1x4

• PLA: dve programabilne mreže: – AND – realizuje logičke proizvode– OR – sumira logičke proizvode

Ulazni baferi i invertori

x1 x2 xn

...

...AND mreža

x1 x1` xn xn`

OR mreža

P1

Pk

...f1 fm


PLA (unutrašnja struktura)

• f1= x1x2 + x1x3` + x1`x2`x3. • f2 = x1x2 + x1`x2`x3 + x1x3

x3x2x1

f1 f2

P1

P2

P3

P4

AND mreža

OR mreža

Programabilneveze

x3x2x1

P1

P2

P3

P4

f1 f2

OR mreža

AND mreža

Simbolički prikaz


PAL

• AND mreža programabilna, OR mreža fiksna

x3x2x1

P1

P2

P3

P4

f1

f2

AND mreža

f1 = x1x2x3` + x1`x2x3 f2 = x1`x2` + x1x2x3


PAL 16L8 (kombinacioni izlazi)


PAL 16R8 (registarski izlazi)


ROM

• AND mreža fiksna, OR mreža programabilna

• AND matrica ima funkciju binaranog dekodera n/2n

(generator minterma)• Mogućnost realizacije

proizvoljen funkcije n promenljvih

x3x2x1

x1x2x3

f1 f2

OR mreža

AND mreža

x1x2x3

x1x2x3

x1x2x3

x1x2x3

x1x2x3

x1x2x3

x1x2x3


Programiranje SPLD kola

Tip PLD kola = jjj

Izvorna PLD datoteka

CAD alat

Datoteka za programiranje

Baza PLD komponenti

Neprogramirana komponenta

Programirana komponenta

Programator


CPLD

• Sadrži više logičkih blokova (PAL ili PLA strukture) međusobno povezanih programabilnom prekidačkom matricom.

• U/I blokovi za spregu sa pinovima kola.

Programabilni logički blok




Programabilna prekidačka mreža

... ...

... ...

U/I

blo

k

...

U/I

blo

k

...

U/I

blo

k

...

U/I

blo

k

...


CPLD (strukturni detalji)

D Q

...

D Q

D Q

... ...

Programabilni logički blok(PLB)

PLB(detalji nisu prikazani)


Programiranje CPLD kola

• ISP (In-System-Programming) - mogućnost programiranja čipa ˝u sistemu˝.

Ka računaru

Štampanaploča

CPLD čip


CPLD (Altera Max 7000 - arhitektura)


Logički kapacitet

• Mera složenosti (veličine) digitalnog sistema.• Izražava se brojem ekvivalentnih gejtova

– procenjeni broj jednostavnih logičkih kola (najčešće dvoulaznih NI kola) potrebnih za realizaciju funkcije sistema.

• Tipično SPLD kolo = 160 ekvivalentnih gejtova.• Veće CPLD komponete (1000 makroćelija) =

oko 20.000 ekvivalentnih gejtova.• Sistemi složenosti 20.000 gejtova smatraju se

srednje složenim sistemima.


FPGA

• PLD kola najvećeg logičkog kapaciteta (od 10K do 1M ekvivalentnih gejtva)

• Zasnovani na logičkim blokovima (a ne na prekidačkim mrežama)

• Dodatno sadrže ugrađenu RAM memoriju i specijalizovane module, kao što su množači, komunikacioni kontroleri i sl.

• Omogućavaju realizaciju sistema na čipu (zasnovanih na mikroprocesoru)

U/I

blok

U/I

blok

U/I blok

U/I blok

Logicki blok Programabilni prekidaci


FPGA (logički blok)

• Logički blok:– LUT - univerzalni logički

blok sa malim brojem ulaza (n = 4-6) i jednim izlazom.

– Realizuje se kao RAM 2nx1. Sadržaj RAM-a definiše logičku funkciju.

0/1

0/1

0/1

0/1

x1

x2

f

Dvoulazni LUT – može da realizuje proizvoljnu

funkciju dve promenljive


FPGA (LUT – realizacija funkcije)

x1 x2 f1

0 0 1

0 1 0

1 0 0

1 1 1

1

0

0

1

x1

x2

f


FPGA (logički blok)

• Logički blok = LUT + flip-flop

LUT

x1

x2

x3

D Q

flip-flop

clock

f

s


FPGA (realizacija složenijih funkcija)

0001

0100

x1

x2

f1

0111

x2

x3

f1

f2

f2

f

x1

x2

x3 f

f = f1 + f2 = x1x2 + x2’x3.


FPGA (tehnolgija programiranja)

• SRAM tehnologija:– LUT – Statički RAM

(SRAM) blok– Prekidač - kombinacija pass

tranzistora i SRAM memorijske ćelije

• Sve SRAM ćelije sadržane u FPGA su redno povezane u pomerački registar.

LUTx1

x1

1

SRAM

0

SRAM

0

SRAM

Ka drugim horizontalnim vezama

f1

• Programiranje - serijski upis (bit-po-bit) niza konfiguracionih bita u niz SRAM ćelija

• Isključenje napajanja => gubitak konfiguracije.

– Neophodnost konfigurisanja nakon uključenja napajanja

– Mogućnost dinamičke rekonfiguracije.


FPGA (logički blok Xilinx XC 4000)


Klasifikacija IC prema stilu projektovanja

ASIC

PLD

IC

IC po narudzbi

IC fiksne funkcije

(npr. serija 7400)

SPLD CPLD FPGAIC “potpuno po narudzbi”

Standardne celije

Gejtovska polja

Standardna IC

PLA PAL ROM

Povecanje slozenostiPovecanje slozenosti

IC projektovana za datu primenu


IC “po narudžbi”

Projektant Proizvodjac

FabrikacijaProizvodna dokumentacija

Projektovanje

(1) IC

(2)

(3)

(4)

PLD stil projektovanja

IC ˝po narudžbi˝

Projektant

Projektovanje +

implementacija

Proizvodjac

PLD

(1)

(2)


IC “po narudžbi” (klasifikacija)

• Metodologije projektovanja IC ˝po narudžbi˝:– IC ˝potpuno po narudžbi˝– Standardne ćelije– Gejtovska polja


IC ˝potpuno po narudžbi˝• Eng. full-custom• IC se projektuje ˝iz početka˝ za konkretnu promenu• Projektant bira veličinu čipa, broj i raspored tranzistora i metalnih veza• Rezultat projektovanja: layout – definiše tačne pozicije tranzistora i metalnih

veza na čipu• Prednosti:

– Mogućnost optimizacije površine i performansi– Niska cena po komadu fabrikovanih IC

• Nedostaci:– Veliki utrošak projektantskog vremena– Visoki jednokratni troškovi pripreme proizvodnje

• Primena:– IC visokih performansi– IC za masovnu proizvodnju (amortizacija troškova pripreme proizvodnje)– Mikroprocesori i memorijska IC


Standardne ćelije (1/5)

• Unapred projektovani (full-custom) moduli, jednostavne fukcije (AND, OR, flip-flop, ...), koji se koriste za konstrukciju složenijih struktura na čipu.

• Dostupne projektantu u vidu biblioteke standardnih ćelija

• Sve standardne ćelije iz iste biblioteke imaju istu visinu, a razlikuju se po širini.



Standardna celija

vv

• Standardne ćelije se pakuju u horizontalne redove, a povezuju vezama koje se smeštaju u kanale između redova.

• Horizontalne i vertikalne metalne veze se izvode na dva ili više nivoa koji su postavljeni iznad standardnih ćelija.



• Realizacija potputnog sabirača (tri reda sa po četiri standardne ćelije)

xiyici

xiyi xicici+1 yici

ci+1

xi' yi'ci' xi'yi’ci

xiyici xiyi'ci’ xi'yici’ si

si



• Osim biblioteke bazičnih standardnih ćelija na raspolaganju su i ćelije složenije funkcije (sabirači, komparatori, registari, ...) realizovane pomoću bazičnih ćelija:– Makro-ćelije (hard-makroi).

Layout ćelije je fiksiran.– Makro-funkcije. Layout nije

fiksiran.

Standardne celije

Makro-celije

.

.



• Prednosti:– Skraćeno vreme projektovanja (projektovanje na

nivou logičkih kola, a ne na nivou tranzistora)– Projektant ne projektuje layout ćelija, već definiše

raspored ćelija i metalnih veza. (automatizovana procedura)

• Nedostaci:– Niži nivo korisnog iskorišćenja površine čipa u odnosu

na full-custom.– Neophodno kreiranje svih maski kao i kod full-custom


Gejtovska polja (1/3)

• Polu-fabrikovana IC:– Veliki broj identičnih,

nepovezanih gejtova (tipično NI ili NILI kola) raspoređenih na silicijumskoj pločici u vidu regularne dvodimenzione matrice

• Naknadnom doradom, kreiranje metalnih veza, gejtovi se povezuju na način koji diktira konkretna primena



• Logičke funkcije se moraju transformisati oblik prilagođen realizaciji pomoću raspoloživog tipa logičkog kola. Npr.

ci+1 = xiyi+yici+xici = ((xiyi)’(yici)’(xici)’)’

xi

yi

ci

xi'

ci'yi'

si

ci+1

(xi'yici’)’

(xiyici)’

(xiyi’ci’)’ (yici)’

(xiyi)’ (xici)’

(xi'yi’ci)’

Realizacija potpunog sabriača u gejtovskom polju



• Prednosti:– Niži troškovi pripreme proizvodnje. Kreiraju se samo

maske za povezivanje.– Niža cena gotovih IC. (amortizovana masovnom

proizvodnjom polufabrikovanih, identičnih pločica gejtovskih polja).

• Nedostaci:– Nizak nivo iskorišćenja površine silicijuma (broj

korisnih gejtova 4-10 puta manji u odnosu na full-custom).

– Zbog ograničenja u povezivanju nije uvek moguće iskoristiti sve raspoložive gejtove iz polja (iskorišćenje 70-90%).


Realizacija potpunog sabirača u tehnologiji gejtovskih polja

Tehnološko mapiranje:

ci+1 = xiyi+yici+xici

= ((xiyi)’(yici)’(xici)’)’


=(xi’yici+xi’yici+xiyi’ci’)+xiyici

=((xi’yici+xi’yici+xiyi’ci’)’(xiyici)’)’ =((((xi’yici)’(xi’yici)’(xiyi’ci’)’)’)’(xiyici)’)’

xi

yi

ci

xi'

ci'yi'

si

ci+1

(xi'yici’)’

(xiyici)’

(xiyi’ci’)’ (yici)’

(xiyi)’ (xici)’

(xi'yi’ci)’


Tehnološko mapiranje za gejtovska polja

• Projektovanje na bazi gejtovskih polja zahteva transformaciju izraza ili logičkih šema koje sadrže AND, OR i NOT gejtove u oblik koji sadrži isključivo m-ulazne (najčešće 3-ulazne) NAND (NOR) gejtove.

• Pravila za konverziju:

– Pravilo 1: xy = ((xy)’)’

– Pravilo 2: x+y = ((x+y)’)’ = (x’y’)’

– Pravilo 3: xy = ((xy)’)’ = (x’+y’)’

– Pravilo 4: x+y = ((x+y)’)’

Pravilo 1:

Pravilo 2:

Pravilo 3:

Pravilo 4:

Pravilo 5:

pravilo za optimizaciju

Primenom pravila 1 i 2 (3 i 4) svako AND i OR kolo zameniti NAND (NOR) kolom, a zatim, svuda gde je to moguće, eliminisati duple invertore.


Konverzija formi tipa "suma proizvoda" i "proizvod suma" u NAND i NOR mreže

Tip formeStandardne

realizacija formeNAND realizacija NOR realizacija

suma proizvoda

proizvod suma


Primer konverzije u NAND (NOR) mrežu

• Projektovati NAND i NOR logičke mreže za funkciju carry (c i+1) potpunog sabirača.

1

1 1 1

00 01 11 10

0

1

xiyi

ci

1. Karnoova mapa:

2. Analitički izrazi u obliku sume proizvoda (proizvod suma):

ci+1=xiyi+xici+yici

ci+1=(xi+yi)(xi+ci)(yi+ci)

2.4

2.4

2.4

2.8 ci+1

xi

yi

ci

1.4

1.4

1.4

1.8 ci+1

xi

yi

ci

2.4

2.4

2.4

2.8 ci+1

xi

yi

ci

1.4

1.4

1.4

1.8 ci+1

xi

yi

ci

3(a). AND-OR mreža: 3(b). OR-AND mreža:

4(a). Konverzija u NAND mrežu (pravila 1 i 2):

4(a). Konverzija u NOR mrežu (pravila 3 i 4):

cena=24 tran.kašnjenje=5.6ns





Dekompozicija AND (OR) članova

• Transformacija n-ulaznog AND (OR) kola u stablo m-ulaznih AND (OR) gejtova, gde je m<n:

– Stablo ima nivoa sa ukupno m-ulaznih gejtova.

– Prvi nivo sadrži gejta

– Izlazi gejtova sa prvog nivoa zajedno sa preostalih ulaza čine ulaze u drugi nivo.

– Prethodna procedura se ponavlja za svaki nivo.

nmlog )1/()1( mn

mn /

mn / )/( mnn


Dekompozicija AND člana(primer)

• Razložiti AND član od 10 promenljivih na stablo tro-ulaznih AND gejtova

2.8 2.8 2.8

2.8

2.8

Nivo Broj ulazaBroj gejtova

1 10

2

3

33/10

4))3/10(310(3 13/4

2))3/4(34(1 13/2

2.8

2.8 2.8 2.8

2.8

Rešenje 1: Rešenje 2:Rešenja 1 i 2 imaju istu cenu, ali se razlikuju po progacionom kašnjenju od nekih ulaza do izlaza.


Tehnološko mapiranje za gejtovska polja(primer)

• Realizovati funkciju sum (si) potpunog sabirača pomoću tro-ulaznih NAND gejtova.

1 1

1 1

00 01 11 10

0

1

xiyi

ci

1. Karnoova mapa: 2. Izraz suma proizvoda:


ci xi yi

si

3. AND-OR mreža: ci xi yi

si

4. Dekompozicija OR gejta:

Problem!


Tehnološko mapiranje za gejtovska polja(primer - nastavak)

ci xi yi

si

ci xi yi

si

5. Konverzija: 6. Optimizacija:

Kao posledica dekompozicije većih AND i OR gejtova, u NAND (NOR) mreži se javljaju stabla gejtova, zbog čega različite putanje kroz mrežu mogu imati različita kašnjenja.


Retiming

• Retiming - optimizacija performansi (kašnjenja) logičke mreže.

• Obavlja se nakon dekompozicije, konverzije i eliminacije invertora, onda kada se precizno mogu izračunati različita kašnjenja kroz logičku mrežu.

• Koristi osobinu stabla gejtova da različite putanje kroz stablo imaju različita kašnjenja:

– Putanjama kroz stablo koje imaju najkraće kašnjenje dodeljuju se signali koji imaju najveće kašenjenje kroz celokupnu logičku mrežu

• Nakon retiming-a, često je potrebno jednom ili više puta, ponoviti konverziju i eliminaciju duplih gejtova.


Retiming(primer)

p3g2

p3p2g1

p3p2p1g0

p3p2p1

c0

g3

c4

p0

p3g2

p3p2g1

p3p2p1g0

p3p2p1

c0

p0

g3

c4

p3g2

p3p2g1

p3p2p1g0

p3p2p1

c0

p0

g3

c4

1.4

1.8

1.8

1.8

1.4

1.8

1.81.8

Polazna AND-OR mreža:

Dekompozicija: Konverzija:

Kritična putanja – 8.2ns


Retiming(primer - nastavak)

p3g2

p3p2g1

p3p2p1g0

p3p2p1

c0

p0

g3

c4

p3g2

p3p2g1

p3p2p1g0

p3p2p1

c0

p0

g3

c41.8

1.8

1.8

1.4

1.8

1.8

1.8

1.4

Retiming:Konverzija:

p3g2

p3p2g1

p3p2p1g0

p3p2p1

c0

p0

g3

c4

Polazna dekompozicija:

OR stablo

2 D

1 D0 D

1 D

2 D

OR stablo

4 D

1 D

2 D

0 D

1 D

2 D

3 D

Kritična putanja – 6.4ns


Tehnološko mapiranje za gejtovska polja(opšta procedura)

Dekompozicija

Konverzija

Eliminacijainvertora

U/I kašnjenjezadovoljava

Retiming

Početak

KrajDa

Ne


Tehnološko mapiranje za custom biblioteke(primer)

• Problem: Transformisati izraz w’z’+z(w+y) u logičku mrežu, korišćenjem gejtova iz biblioteke definisane tabelama 2.10 i 2.11 (slajdovi 18 i 20).

2.42.4

2.4

2.41

1

y

w

z

F

cena = 28kašnjenje = 7.2ns

1.41.4

1.4

1.41

1

y

w

z

F

1

cena = 22kašnjenje =5.2ns

1.41.4

1.4

1.41

1

y

w

z

F

1B

A

2.0 1 F

1

1

1

y

w

z

1.4


2.0

1.41

1

y

w

z

F1.4


2.0

2.4

y

wz

F1.4



Tehnološko mapiranje za custom biblioteke(opšta procedura)

Konverzija u NANDmrežu

Početak

Izbor najduže putanje

Izbor gejta

Izbor bibliotečkekomponente

Određivanje ipamćenje dobitka

Ispitane su svekomponente

Pokriveni su svigejtovi

Izbor pokrivanja sanajvećim dobitkom

Preračunavanjekašnjenja

Pokrivene su sveputanje

Kraj

Da

Da

Da

Ne

Ne

Ne

Na raspolaganju je veći broj različitih gejtova, kako osnovnih tako i kompleksnih => Složen kombinatorni problem

Kompromis cena-performanse: najpre se minimizuje cena (konverzija u NAND mrežu), a zatim se minimizuje kašnjenje, pokrivanjem gejtova sa kritične putanje preostalim standardnim i kompleksnim gejtovima.


Pitanja i zadaci


Zadatak

2. Za logičku funkciju:

f = wx’y’ + y(w’z’ + x(z + w))

a. nacrtati AND-OR mrežu

b. konvertovati AND-OR mrežu u homogenu mrežu 2-ulaznih NAND kola

c. ispitati mogućnost smanjenja kašenjena kroz NAND mrežu zamenom pojedinih delova mreže odgovarajućim kompleksnim gejtovima.


Rešenje


Konverzija u NAND mrežu


Eliminacija invertora


Uvođenje kompleksnih gejtova

logi čko projektovanje

Documents