1

2

Sello Editorial: Institución Universitaria Itsa (978-958-52221)

Barranquilla, 2019

ISBN

Libro: GUÍA DE LABORATORIO ELECTRÓNICA DIGITALAutor: MSc. Malena C. Castro CaroFacultad de Ingenierias

reservados todos los derechos. No se permitereproducir,almacenar en sistemas de recuperación de la información ni transmitir nnguna parte de esta publicación, cualquiera que sea el medio empleado - electrónico, mecánico, copia,grabación, etc..., sin el permiso previo de los titulares de los derechos de propiedad intelectual.

© 2019, MSc. Malena C. Castro Caro

3

TABLA DE CONTENIDO

INTRODUCCIÓN 7

LABORATORIO N°1. TABLA DE VERDAD DE COMPUERTAS LÓGICAS 8

LABORATORIO N°2. CONEXIÓN DE UN DECODIFICADOR A UN DISPLAY DE 7 SEGMENTOS 16

LABORATORIO N°3. SUMADOR DE CUATRO BITS 24

LABORATORIO N°4. CIRCUITOS COMPARADORES 29

LABORATORIO N°5. CONTADORES CON FLIP FLOPS 33

4

LISTA DE FIGURAS

Figura. 1 Símbolo lógico y tabla de verdad de la Compuerta NOT 8

Figura. 2 Símbolo lógico y tabla de verdad de la Compuerta AND 9

Figura. 3 Símbolo lógico y tabla de verdad de la Compuerta NAND 9

Figura. 4 Símbolo lógico y tabla de verdad de la Compuerta OR 10

Figura. 5 Símbolo lógico y tabla de verdad de la Compuerta NOR 10 Figura. 6 Símbolo lógico y tabla de verdad de la Compuerta XOR 11

Figura. 7 Símbolo lógico y tabla de verdad de la Compuerta XNOR 11

Figura. 8 Distribución de pines de compuertas lógicas 12

Figura. 9 Circuitoverificadordeestados 13

Figura. 10 Display de 7 segmentos 16

Figura. 11 Conexión de un display de ánodo común y de cátodo común 17

Figura. 12 Símbolológicodeundecodificador/controladorBCDa 7-segmentos con salidas activas a nivel BAJO 18

Figura. 13 Asignacióndepinesdelosdecodificadores74LS47y74LS48 18 Figura. 14 Conexióndeldisplayyeldecodificadorde7segmentos 19

Figura. 15 CircuitoSumadorCompleto 24

Figura. 16 Sumador en Paralelo de 2 bits 25

Figura. 17 DiagramadePinesysímbolológicodelSumador74LS83 25

Figura. 18 Circuitosumadorconelintegrado74LS83 26 Figura. 19 Funcionamiento del comparador básico 29

5

Figura. 20 Diagrama lógico de la comparación de igualdad de dos númerosde2bits. 30

Figura. 21 Símbolológicoparauncomparadorde4bitsconindicación dedesigualdad 30

Figura. 22 Diagrama de pines y símbolo lógico del comparador demagnitudde4bits74HC85(lanumeracióndelos pinessemuestraentreparéntesis). 32

Figura. 23 Circuitocomparador 32

Figura. 24 ContadorJKyseñalesasociadas 33

Figura. 25 ContadorbinariotipoRipple 34

Figura. 26 Diagramadetiempo 34

6

LISTA DE TABLAS

Tabla. 1 TabladeverdadparalacompuertaNOT 14

Tabla. 2 Tabladeverdaddelasdiferentescompuertas 14

Tabla. 3 Números decimales a sumar 26

Tabla. 4 Suma binaria 27 Tabla. 5 Suma en complemento a 2 27

Tabla. 6 Suma binaria en complemento a 2 28

7

INTRODUCCIÓN

Se consideran circuitos digitales aquellos que manejan los datos en forma binaria y que se utilizan como elementos principales compuertas lógicas y dispositivos elec-trónicos. Los circuitos lógicos procesan las señales de entradas y generan señales digitales de salidas, las cuales surgen de aplicar diferentes operaciones matemáti-cas y funciones de lógica combinacional a las diferentes entradas.

Dentro de las compuertas lógicas que se utilizan en los circuitos digitales están, la OR, AND, NOT, NAND, NOR, XOR y XNOR. La compuerta NOT (inversor) cambia un nivel lógico al nivel opuesto, la compuerta AND realiza la operación de multipli-cación lógica, la compuerta OR realiza la operación de adición binaria. Las com-puertas NOR y NAND surgen de combinar la compuerta NOT con las compuertas OR y AND respectivamente. Existen otras compuertas tales como la OR exclusiva y la NOR exclusiva que realizan operaciones que surgen de combinar algunas de las compuertas anteriores.

Por otra parte, al combinar las diferentes compuertas lógicas surgen nuevos dis-positivos que realizan funciones complementarias tales como los sumadores, com-paradores, codificadores, decodificadores, multiplexores, demultiplexores, entreotros, los cuales son ampliamente utilizados en los circuitos digitales.A continuación, se presentan diferentes guías de laboratorios a partir de las cuales se pretende que el estudiante realice actividades prácticas que le ayuden a com-prender el funcionamiento de las diferentes compuertas lógicas y de los disposi-tivos de la lógica combinacional.

8

LABORATORIO N°1. TABLA DE VERDAD DE COMPUERTAS LÓGICAS

OBJETIVOS

•Verificarlatabladeverdaddelasdistintascompuertaslógicasvistasenclase•Identificarcadaunodelospinesqueposeenloscircuitosintegradosdecada

compuerta, utilizando la hoja de datos de los mismos

MATERIALES

•CompuertaNOT(7404)•CompuertaAND(7408)•CompuertaNAND(7400)•CompuertaOR(7432)•CompuertaXOR(7486)•CompuertaXNOR(74266)•3Resistenciasde100Ωode220Ω• 2 leds • 1 Protoboard• 1 Multímetro• 1 Fuente de voltaje• Cables de conexión (UTP)• 1 Corta frío

COMPUERTAS LÓGICAS

Compuerta NOT Esta compuerta presenta en su salida un valor que es el opuesto del que está pre-sente en su única entrada. Se utiliza cuando es necesario tener disponible un valor lógicoopuestoaunodado.Lafiguramuestraelsímboloutilizadoenlosesquemasde circuitos para representar esta compuerta, y su tabla de verdad.[1]

Figura. 1 Símbolo lógico y tabla de verdad de la Compuerta NOT

9

Compuerta AND Con dos o más entradas, esta compuerta realiza la función booleana de la multi-plicación. Su salida será un “1” cuando todas sus entradas también estén en nivel alto. En cualquier otro caso, la salida será un “0”. El operador AND se lo asocia a la multiplicación. [1]

Compuerta NAND Cualquier compuerta lógica se puede negar, esto es, invertir el estado de su sal-ida, simplemente agregando una compuerta NOT que realice esa tarea. Debido a que es una situación muy común, se fabrican compuertas que ya están ne-gadas internamente. Este es el caso de la compuerta NAND: es simplemente lanegacióndelacompuertaAND.Estomodificasutabladeverdad,dehecho,la invierte (se dice que la niega) quedando que la salida solo será un 0 cuando todas sus entradas estén en 1.[1]

Figura. 2 Símbolo lógico y tabla de verdad de la Compuerta AND

Figura.3SímbolológicoytabladeverdaddelaCompuertaNAND

10

Compuerta OR La función booleana que realiza la compuerta OR es la asociada a la suma, y matemáticamente la expresamos como “+”. Esta compuerta presenta un es-tado alto en su salida cuando al menos una de sus entradas también está en estado alto. En cualquier otro caso, la salida será 0. [1]

Compuerta NOR Una compuerta NOR es la negación de una compuerta OR, obtenida agregando una etapa NOT en su salida. La salida de una compuerta NOR es 1 solamente cuando todas sus entradas son 0. Igual que en casos anteriores, la negación se expresa en los esquemas mediante un círculo en la salida. El número de entradas también puede ser mayor a dos.[1]

Figura.4SímbolológicoytabladeverdaddelaCompuertaOR

Figura. 5 Símbolo lógico y tabla de verdad de la Compuerta NOR

11

Compuerta XOR (O Exclusivo) XOR es la función ideal para sumar dígitos binarios. La compuerta OR vista an-teriormente realiza la operación lógica correspondiente al O inclusivo, es decir, una o ambas de las entradas deben estar en 1 para que la salida sea 1. En una compuerta XOR la salida será 0 siempre que las entradas sean distintas entre sí.[1]

Compuerta XNOR Una compuerta XNOR no es más que una XOR con su salida negada, por lo que su salida estará en estado alto solamente cuando sus entradas son iguales, y en estado bajo para las demás combinaciones posibles.[1]

Figura. 6 Símbolo lógico y tabla de verdad de la Compuerta XOR

Figura. 7 Símbolo lógico y tabla de verdad de la Compuerta XNOR

12

DISTRIBUCIÓN DE PINES DE LAS COMPUERTAS LÓGICAS

74LS04

74LS32

74LS266

74LS08

74LS02

74LS00

74LS86

Las familias lógicassedefinendeacuerdoal circuitobásicoconelqueseconstruyen las compuertas. Una de las familias más populares es la TTL (Tran-sistor Transisitor Logic).

Esta familia ofrece comercialmente toda una gama de compuertas en circui-tos SSI (SSI: Small Scale of Integration, de baja escala de integración) y circui-tos MSI (MSI: Medium

Scale of Integration, escala media de integración). Es una familia que opera con una alimentación de 5 volts de CD y tiene el mejor compromiso entre vel-ocidad y consumo de energía.

Figura. 8 Distribución de pines de compuertas lógicas

13

Algunas características de la extensa familia lógica TTL Las características de la tecnología utilizada, en la familia TTL a manera resumida son las siguientes:

a) Su tensión de alimentación característica (Vcc) está comprendida entre los 4.75Vylos5.25V,quecomoseveunrangomuyestrecho.Debidoaesto,losniveleslógicosvienendefinidosporelrangodetensióncomprendidaentre0.2Vy0.8VparaelestadoLyentre2.4VyVccparaelestadoH.

b) La velocidad de transmisión entre los estados lógicos es su mejor carac-terística, ciertamente este aumento en su velocidad de respuesta le hace aumentar su consumo eléctrico, siendo esto su mayor enemigo, motivo por el cual han aparecido diferentes versiones de TTL como FAST, SL, S, etc. y últimamentelasfamiliasHC,HCTyHCTLS.Enalgunasfamiliaspuedenal-canzarse velocidades de reloj de poco más de 250Mhz. Otras familias TTL son las siguientes: i) Estándar, ii) De baja potencia o bajo consumo, iii) De alta velocidad, iv) Schottky y v) Schottky de baja potencia.

c) Son circuitos relativamente inmunes al ruido. El margen de ruido (medido como tensión eléctrica) es la cantidad de señal externa que se puede dar sin que se cambie el valor binario de una entrada.

d) Factor de carga (fan-out) de 10. Esto es, el número de entradas que pueden conectarse a una salida sin que se afecte la operación de la compuerta.

PROCEDIMIENTO

1.Utilizando la compuerta NOT, realice el montaje del siguiente circuito en proto-board.Paratalesfinesreviseladistribucióndepinesdelacompuerta.Adicional-mente,tomeencuentaqueelpin7vaconectadoatierrayelpin14aVcc

Figura.9Circuitoverificadordeestados

14

2.Luegoderealizarelmontaje,verifiquelosestadoslógicosdesalidaobtenidosdeacuerdo a las diferentes combinaciones de entrada. Para esto, tome en cuenta que un nivel alto en la salida se obtiene cuando el led enciende y un nivel bajo en la salida se obtiene cuando el led permanece apagado. Diligencie la siguiente tabla

3.Repitaelprocedimientoanteriorparacadaunadelascompuertasydiligencielassiguientes tablas.

Compuerta NOTEntrada A

10

Salida

Tabla 1 Tabla de verdad para la compuerta NOT

Tabla 2 Tabla de verdad de las diferentes compuertas

Compuerta AND Compuerta NAND Compuerta OR Salida Salida SalidaB B B

0 0 01 1 10 0 01 1 1

A A A0 0 00 0 01 1 11 1 1

Compuerta NOR Compuerta XOR Compuerta NXOR Salida Salida SalidaB B B

0 0 01 1 10 0 01 1 1

A A A0 0 00 0 01 1 11 1 1

15

4.Realiceunaconclusión

16

LABORATORIO N2. CONEXIÓN DE UN DECODIFICADOR A UN DISPLAY DE 7 SEGMENTOS

OBJETIVOS

• Comprobar el funcionamiento de un display de 7 segmentos•Identificarladistribucióndepinesdeundecodificador

MATERIALES

• 1 protoboard• Cables de conexión• Display de 7 segmentos (ánodo común o cátodo común)•Decodificador•10resistenciasde100Ω(tambiénpuedenutilizarsede220Ω)• Fuente de voltaje• Corta frio

NOTA: Sieldisplayesánodocomúnusareldecodificador74LS47.Sieldisplayescátodocomúnutilizareldecodificador74LS48

DISPLAY DE 7 SEGMENTOS

El display 7 segmentos es un componente electrónico muy utilizado para rep-resentar visualmente números y letras, es de gran utilidad dado su simpleza para implementar en cualquier proyecto electrónico.Está compuesto por 7 dispositivos lumínicos(Led) que forman un “8”, de esta forma controlando el encendido y apagado de cada led, podremos representar el numero o letra que necesitamos.

Figura. 10 Display de 7 segmentos

17

Figura. 11 Conexión de un display de ánodo común y de cátodo común

Existen dos tipos de display de 7 segmentos, su principal diferencia es la con-exión que debemos implementar para encenderlos, estos dos tipos se cono-cen como Ánodo común y Cátodo común.

En los 7 segmentos de Cátodo Común, el punto circuital en común para todos los Led es el Cátodo (Gnd), cero voltios, mientras que el Ánodo común el punto de referencia es Vcc (5 voltios).

Teniendo en cuenta estas consideraciones la forma de encender los leds debe realizase de diferente manera en función de que elemento tengamos (Ánodo o Cátodo común).

DECODIFICADOR BCD A 7 SEGMENTOS

EldecodificadorBCDa7-segmentosaceptaelcódigoBCDensusentradasyproporciona salidas capaces de excitar un display de 7-segmentos para gen-erar un dígito decimal. A continuación, se muestra el diagrama lógico de un decodificadorbásicode7-segmentos.

18

Figura.12Símbolológicodeundecodificador/controladorBCDa7-segmentosconsalidasactivasanivelBAJO

Figura.13Asignacióndepinesdelosdecodificadores74LS47y74LS48

Acontinuación,sepresentalaasignacióndepinesparalosdecodificadores74LS47y74LS48

SN74LS47 SN74LS48

19

PROCEDIMIENTO

1. Realice en protoboard el montaje del siguiente circuito.

Para laconexiónanteriorutilicepreferiblemente resistenciasde100Ω,yaque al ser más altas la intensidad de los segmentos del display disminuirá. Deigualmanera,verifiquequetodosestossegmentosenciendanincluyendoel pin de punto decimal. Adicionalmente, verifique que se cumplan lassiguientesconexiones:Pin8aTierra,Pin16aVccyPines3,4y5aVcc.

2. Determine la salida del display para cada una de las 16 posibles combinaciones de4bits.Noteque,aunquesetratadeundecodificadorqueaceptaentradasBCD, también presenta salidas para las combinaciones de entradas correspon-dientes a los mini términos 10 a 15, que no son códigos BCD válidos.

Figura.14Conexióndeldisplayyeldecodificadorde7segmentos

Despliegue Digito DecimalEntrada

0000

20

0001

0010

0011

0100

0101

21

0110

0111

1000

1001

1010

22

1011

1100

1101

1110

1111

23

3.Realiceunaconclusión

24

LABORATORION°3.SUMADORDECUATROBITS

OBJETIVOS

• Implementar en Protoboard un circuito Sumador y Restador usando el integra-do7483

•Verificarelprocesodesumayrestausandolosformatoscomplementoa1ycomplemento a 2

MATERIALES

• 1 protoboard• Cables de conexión•CircuitoIntegrado74LS83(ó74LS283)•10resistenciasde1KΩ• 6 Leds• Fuente de voltaje• Corta frio

SUMADOR COMPLETO

En electrónica un sumador es un circuito lógico que calcula la operación suma. En los computadores modernos se encuentra en lo que se denomina Unidad arit-mético lógica (ALU). Generalmente realizan las operaciones aritméticas en código binariodecimaloBCDexceso3,porreglagenerallossumadoresempleanelsiste-ma binario. En los casos en los que se esté empleando un complemento a dos para representar números negativos el sumador se convertirá en un sumador-restador (Adder-subtracter),conlaayudadeunacompuertanegados7404.

Las entradas son A, B, Cin que son las entradas de bits A y B, y Cin es la entrada de acarreo. Por otra parte, la salida es S y Cout es la salida de acarreo.

Figura. 15 Circuito Sumador Completo

25

SUMADOR EN PARALELO

Para sumar dos números binarios, se necesita un sumador completo por cada bit que tengan los números que se quieren sumar. Así, para números de dos bits se necesitan dos sumadores, para números de cuatro bits hacen falta cu-atro sumadores, y así sucesivamente. La salida de acarreo de cada sumador se conecta a la entrada de acarreo del sumador de orden inmediatamente su-perior, como se muestra en la siguiente Figura para un sumador de 2 bits

SUMADOR EN PARALELO 74LS83

Unejemplodeunsumadorparalelode4bitsqueestádisponiblecomocircuitointegradoesel74LS283.Parael74LS83,VCCeselpin16ytierraeselpin8,queesunaconfiguraciónestándar.Eldiagramadepinesyelsímbolológicodeestedispositivosemuestranenlasiguientefigura

Figura. 16 Sumador en Paralelo de 2 bits

Figura.17DiagramadePinesysímbolológicodelSumador74LS83

26

PROCEDIMIENTO

1. Utilizando el Protoboard, conecte el circuito integrado como se muestra en lasiguientefigura.Lasentradasseconectandirectamentea los interrup-tores y las salidas a los LEDs.

Figura.18circuitosumadorconelintegrado74LS83

Tabla3Númerosdecimalesasumar

Polarice el circuito sumador. Conecte el terminal Vcc del CI a +5v y el termi-nal de tierra a GND del Protoboard.

2. Utilizando el circuito, realizar cinco sumas de números positivos. En la siguiente tabla (a) escribir en el formato decimal los números que se van a sumaryelresultado,talcomoseindicaenlaprimerafiladelatabla.

A79

11

B863

Cin101

∑16

27

3. Enlasiguientetablaconvertirabinariolosnúmerosanotadosenlascolum-nas A, B y Cin de la tabla (a), según corresponda. El resultado obtenido del circuito,escribirloenlascolumnasCouty∑.

4. Realiceseisoperacionesderestadenúmerosencomplementoa2utilizandolaformaA-B=∑,donde–Beselcomplementoa2deB.DEBE UTILIZAR LAS COMPUERTAS NOT, PARA REALIZAR LA NEGACIÓN DE B Y EL ACARREO DE ENTRADA DEBE CONECTARSE A VCC. Resuelva la tabla (a) como se indica enelejemplodelaprimerafila.Enlatabla(a)escribirlosnúmerosquesevan a restar en formato decimal.

Tabla4Sumabinaria

Tabla 5 Suma en complemento a 2

A

A

1000

1276

B

B

0111Cin1

4513

Cout1

∑

∑

0000

8

28

Tabla 6 Suma binaria en complemento a 2

5. En la tabla (b) escribir los números en binario, según lo indique la columna correspondiente. El resultado obtenido del circuito se anota en la cuarta co-lumna de la tabla (b).

A1100

B0100

Ca2 de B1100

Cout ∑11000

4.Realiceunaconclusión

29

LABORATORION°4.CIRCUITOSCOMPARADORES

OBJETIVOS

•Implementaruncircuitocomparadorutilizandoelintegrado7485

MATERIALES

• 1 protoboard• Cables de conexión•3Leds• Fuente de voltaje•1integrado7447•1integrado74HC85•1integrado7404•1integrado7410•1dipswitchde4posiciones•3resistenciasde220Ω

COMPARADORES

La función básica de un comparador consiste en comparar las magnitudes de dos cantidades binarias para determinar su relación. En su forma más sencilla, un circuito comparador determina si dos números son iguales.

IGUALDAD

la puerta OR-exclusiva se puede emplear como un comparador básico, ya que su salida es 1 si sus dos bits de entrada son diferentes y 0 si son iguales. La Figura 20 muestra una puerta OR-exclusiva utilizada como comparador de 2 bits.

Figura. 19 Funcionamiento del comparador básico

30

Para comparar números binarios de dos bits, se necesita una puerta OR-ex-clusivaadicional.Losdosbitsmenossignificativos(LSB)deambosnúmerossecomparanmediante lapuertaG1y losdosmássignificativos(MSB)soncomparados mediante la puerta G2. Si los dos números son iguales, sus corre-spondientes bits también lo son, y la salida de cada puerta OR-exclusiva será 0. Si los correspondientes conjuntos de bits no son idénticos, la salida de la puerta OR-exclusiva será un 1.

DESIGUALDAD

Además de disponer de una salida que indica si los dos números son iguales, muchos circuitos integrados comparadores tienen salidas adicionales que in-dicancuáldelosdosnúmerosquesecomparaneselmayor.Estosignificaqueexiste una salida que indica cuándo el número A es mayor que el número B (A> B) y otra salida que indica cuándo A es menor que B (A< B), como se muestra en el símbolo lógico del comparador de cuatro bits de la siguiente Figura

Figura. 20 Diagrama lógico de la comparación de igualdad de dos números de 2 bits.

Figura.21Símbolológicoparauncomparadorde4bitsconindicacióndedesigualdad

31

Para determinar una desigualdad entre los números binarios A y B, en primer lugar se examina el bit de mayor orden de cada número. Las posibles condi-ciones son las siguientes:

1.SiA3=1yB3=0,entoncesAesmayorqueB.

2.SiA3=0yB3=1,entoncesAesmenorqueB.

3.SiA3=B3,entoncestenemosqueexaminarlossiguientesbitsdeordeninme-diatamente inferior. Estas tres operaciones son válidas para cada posición que ocupen los bits dentro del número. El procedimiento general utilizado en un comparador consiste en comprobar una desigualdad en cualquier posición de bit,comenzandoporlosbitsmássignificativos(MSB).Cuandoseencuentrauna desigualdad, la relación entre ambos números queda establecida y cualqui-er otra desigualdad entre bits con posiciones de orden menor debe ignorarse, ya que podrían indicar una relación entre los números completamente opuesta. La relación de más alto orden es la que tiene prioridad.

ElComparadordemagnitudde4bits74HC85

El74HC85esuncomparadorquetambiénseencuentradisponibleenotrasfamilias de circuitos integrados. El diagrama de pines y el símbolo lógico se muestranenlaFigura23

Observe que este dispositivo tiene todas las entradas y salidas del compara-dor visto anteriormente y, además, tiene tres entradas en cascada: A < B, A = B y A > B. Estas entradas permiten utilizar varios comparadores en cascada para la comparación de cualquier número binario con más de cuatro bits. Para am-pliar el comparador, las salidas A < B, A = B y A > B del comparador de menor orden se conectan en cascada a las entradas del siguiente comparador de or-den inmediatamente superior. El comparador de menor orden tiene que tener un nivel ALTO en la entrada A= B y un nivel BAJO en las entradas A< By A> B.

32

Figura. 22 Diagrama de pines y símbolo lógico del comparador de magnitud de 4bits74HC85(lanumeracióndelospinessemuestraentreparéntesis).

Figura.23Circuitocomparador

33

LABORATORIO N°5. CONTADORES CON FLIP FLOPS

OBJETIVOS

•Implementaruncontadorbinariode4bitscon4flip-flopstipoJKmaestro-esclavo.

MATERIALES

• 1 protoboard• Cables de conexión•4Leds• Fuente de voltaje•2integrados7473

CONTADORES

Uncontadorsíncronoesaquelenelquetodoslosflip-flopsdelcontadorreci-benenelmismoinstantelaseñaldereloj.[3]

CONTADOR SÍNCRONO BINARIO DE 3 BITS

Figura.24ContadorJKyseñalesasociadas

Q0 cambia en cada impulso de reloj a medida que el contador avanza desde su estado original hasta su estado final, para luego iniciar un nuevo ciclo a partir del

34

PROCEDIMIENTO

1. Realizar en protoboard el montaje del siguiente circuito contador binario tipo “ripple”de4bits.

2. Completar el siguiente diagrama de tiempo en el que aparecen las señales Clock in, Q0,Q1,Q2,Q3 , y visualizar el valor de la cuenta.

3.Realiceunasconclusionesapartirdelasobservacionesrealizadas

Figura. 25 Contador binario tipo Ripple

Figura. 26 Diagrama de tiempo

35

REFERENCIAS BIBLIOGRÁFICAS

[1] Thomas L. Floyd, Fudnamentos de Sistemas digitales. 2006.[2] “DecodificadorBCDadisplayde7segmentos.”.[3] S.Costantini,“ContadoresconFlipFlops.”UniversidadMetropolitana,2005.

36