2009-12-11 ihs2 seminar 05 - tu-ilmenau.de fileabbilden von verhalten in hardware • bisher...

IHS2 SeminarIHS2 SeminarIHS2 Seminar

VerhaltensabbildungVerhaltensabbildung

Chipscope / Timing / VerhaltensanalyseChipscope / Timing / Verhaltensanalyse

Integrated HW/SW Systems Grouphttp://www.tu-ilmenau.de/ihs/

IHS2 Seminar11 December 2009

Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Self-Organizationhttp://www.tu-ilmenau.de/ihs/ 11 December 2009Prof. Dr.-Ing. habil. Andreas Mitschele-ThielIntegrated HW/SW Systems Group

Self-Organization14 December 2009 1

InhaltInhaltInhalt

• Abbildung von Verhalten in HW• Abbildung von Verhalten in HW– Multiplexer, Serializer– Multiplexer, Serializer

• Chipscope Logik Analyse• Chipscope Logik Analyse• Chipscope Logik Analyse

• Timing• Timing• Timing

• Verhaltensanalyse• Verhaltensanalyse• Verhaltensanalyse– Praktische Aufgabe– Praktische Aufgabe

• Demonstration neuer Module?• Demonstration neuer Module?

Integrated HW/SW Systems Group IHS2 SeminarIntegrated HW/SW Systems Group http://www.tu-ilmenau.de/ihs/

IHS2 Seminar11 December 2009 2

Abbilden von Verhalten in HardwareAbbilden von Verhalten in HardwareAbbilden von Verhalten in Hardware

• Bisher behandelt• Bisher behandelt– State machine– State machine

– Prozesse und Kombinatorik– Prozesse und Kombinatorik

– Zähler– Zähler

• Noch offen• Noch offen• Noch offen– Multiplexer (alle Varianten)– Multiplexer (alle Varianten)

– Schleifen– Schleifen



MultiplexerMultiplexerMultiplexer

• 5 Varianten • Umsetzung der gleichen • 5 Varianten • Umsetzung der gleichen Funktionalität– if Anweisung Funktionalität– if Anweisung

– case Anweisung

Funktionalität– getakteter 8 zu 1 Muxer– case Anweisung – getakteter 8 zu 1 Muxer

– when Anweisung– when Anweisung

– über direkte Selektion– über direkte Selektion– über direkte Selektion

– über Wertetabelle– über Wertetabelle

• direkte Selektion• direkte Selektion• if / case Anweisung

• direkte Selektion– beides möglich• if / case Anweisung

– innerhalb eines Prozesses

– beides möglich

– innerhalb eines Prozesses– innerhalb eines Prozesses

• when Anweisung• when Anweisung• when Anweisung– außerhalb eines Prozesses– außerhalb eines Prozesses



if Anweisung (v5_00)if Anweisung (v5_00)if Anweisung (v5_00)

• If Anweisung im Prozess• If Anweisung im Prozess

• Multiplexer wird vom Synthesetool erkannt• Multiplexer wird vom Synthesetool erkannt

• Beschreibungsform nur mäßig übersichtlich• Beschreibungsform nur mäßig übersichtlich

• If Anweisung bietet sich für kleine Muxer an• If Anweisung bietet sich für kleine Muxer an



case Anweisung (v5_10)case Anweisung (v5_10)case Anweisung (v5_10)

• case Anweisung im Prozess• case Anweisung im Prozess


• Beschreibungsform etwas übersichtlicher• Beschreibungsform etwas übersichtlicher

• Beschreibungsform bietet sich für State-• Beschreibungsform bietet sich für State-machines an.machines an.



when Anweisung (v5_20)when Anweisung (v5_20)when Anweisung (v5_20)

• when Anweisung außerhalb des Prozesses• when Anweisung außerhalb des Prozesses


• Beschreibungsform sehr übersichtlich gestaltbar• Beschreibungsform sehr übersichtlich gestaltbar

• Signal vor und hinter dem FF sind getrennt mit Namen versehen und dadurch später • Signal vor und hinter dem FF sind getrennt mit Namen versehen und dadurch später z.B. beim Debuggen gut wiederzufindenz.B. beim Debuggen gut wiederzufinden

• Beschreibungsform bietet• Beschreibungsform bietetsich für große Multiplexersich für große Multiplexeranan

• oder für Beschreibungen,• oder für Beschreibungen,wo die Signale vor und wo die Signale vor und hinter dem FF vonhinter dem FF vonBedeutung sind und weiterBedeutung sind und weiterverwendet werden sollenverwendet werden sollen



Über direkte Selektion (v5_30)Über direkte Selektion (v5_30)Über direkte Selektion (v5_30)

• direkte Selektion innerhalb des Prozesses• direkte Selektion innerhalb des Prozesses


• Beschreibungsform sehr kompakt• Beschreibungsform sehr kompakt

• jedoch nur mit Übung einfach lesbar• jedoch nur mit Übung einfach lesbar

• Beschreibungsform bietet sich für einfache Funktionen mit vielen Signalen an• Beschreibungsform bietet sich für einfache Funktionen mit vielen Signalen an



Umsetzung Technology SchematicUmsetzung Technology SchematicUmsetzung Technology Schematic

• Identisch bei• Identisch beiallen fünfallen fünfVariantenVarianten

• Es werden 4• Es werden 4LUT benötigtLUT benötigt

• in diesem Beispiel• in diesem Beispielergeben alleergeben alleVarianten eine Varianten eine gleichwertigegleichwertigeUmsetzung in HW !!!Umsetzung in HW !!!



Wertetabelle (V5_40)Wertetabelle (V5_40)Wertetabelle (V5_40)

• Umsetzung über Wertetabelle liefert gleiches Verhalten (siehe Simulation)• Umsetzung über Wertetabelle liefert gleiches Verhalten (siehe Simulation)

• jedoch werden 5• jedoch werden 5statt 4 LUTstatt 4 LUTbenötigt.benötigt.



Umsetzung RTL Schematic (v5_40)Umsetzung RTL Schematic (v5_40)Umsetzung RTL Schematic (v5_40)

• andere Umsetzung• andere Umsetzung

• benötigt mehr • benötigt mehr RessourcenRessourcen

• Synthesetool kann• Synthesetool kannMuxer nicht erkennenMuxer nicht erkennen



Beispiel - SerializerBeispiel - SerializerBeispiel - Serializer

• Welche Funktion hat ein Serializer?• Welche Funktion hat ein Serializer?

• Wandelt parallele Daten in einen seriellen Datenstrom.• Wandelt parallele Daten in einen seriellen Datenstrom.Hier 8 Bit parallel (0x35)Hier 8 Bit parallel (0x35)Hier 8 Bit parallel (0x35)

0MSB

00

11

111 0 1 0 1 1 0 0

01 0 1 0 1 1 0 0

1t t

1

0t0 t7

0

1LSB 1LSB



Details SerializerDetails SerializerDetails Serializer

• Was brauchen wir?• Was brauchen wir?– Takt– Takt

– Impuls zum Starten der Umwandlung (alle 8 Takte)– Impuls zum Starten der Umwandlung (alle 8 Takte)

– Dateneingang für ein neues Byte– Dateneingang für ein neues Byte

– Datenausgang für einzelne Bits– Datenausgang für einzelne Bits– Datenausgang für einzelne Bits

– 8-zu-1 Multiplexer um jedes Bit des Eingangs auf den einen – 8-zu-1 Multiplexer um jedes Bit des Eingangs auf den einen Ausgang abzubildenAusgang abzubildenAusgang abzubilden

– interne Steuerung welches Bit ausgegeben wird– interne Steuerung welches Bit ausgegeben wird



Details Serializer – SkizzenelementeDetails Serializer – SkizzenelementeDetails Serializer – Skizzenelemente

• Folgende Elemente können evtl. benötigt werden• Folgende Elemente können evtl. benötigt werden(oder auch nicht ;-) )(oder auch nicht ;-) )(oder auch nicht ;-) )

nm

nm

nnn

+ +n 2*n 1=FF+ +

1

1=FF

AdderMuxer Counter

1n

CompareAdderMuxer Countern Compare

n

n

n

Daten n

FFEnable

Daten

FFEnable

Takt

RegisterRegister



Details Serializer – eigene SkizzeDetails Serializer – eigene SkizzeDetails Serializer – eigene Skizze



Details Serializer – Lösung (v5_60)Details Serializer – Lösung (v5_60)Details Serializer – Lösung (v5_60)

8 Bit 1 Bit8x FF

8 Bit 1 Bit

FF

en 3 Biten 3 Bit

3

+ FF

3

+1

CounterCounter

= 7= 7



Details Serializer – SimulationDetails Serializer – SimulationDetails Serializer – Simulation

Zähler Bits entsprechend Zähler Zähler durchlaufen

Bits entsprechend Zähler ausgeben (hier 0x02)durchlaufen ausgeben (hier 0x02)

Laden eines neuen Wertesneuen Wertes



Chipscope Logik AnalyseChipscope Logik AnalyseChipscope Logik Analyse

• Entwurf von Systemen• Entwurf von Systemen– Überprüfung mittels Simulation– Überprüfung mittels Simulation

• Validierung von Systemen• Validierung von Systemen• Validierung von Systemen– z.B. über Logik Analyse– z.B. über Logik Analyse

– Analyse im FPGA möglich. Hierfür gibt es spezielle Tools.– Analyse im FPGA möglich. Hierfür gibt es spezielle Tools.

– Xilinx bietet Chipscope an. Lizenz für 30 Tage Testversion unter – Xilinx bietet Chipscope an. Lizenz für 30 Tage Testversion unter – Xilinx bietet Chipscope an. Lizenz für 30 Tage Testversion unter www.xilinx.com erhältlich. Leider nicht im Webpack enthalten.www.xilinx.com erhältlich. Leider nicht im Webpack enthalten.




• Analyzer wird direkt in den FPGA integriert.• Analyzer wird direkt in den FPGA integriert.– Daher keine extra Verbindung nach extern nötig– Daher keine extra Verbindung nach extern nötig

– Kommunikation erfolgt über JTAG Interface– Kommunikation erfolgt über JTAG Interface

• Eigenschaften• Eigenschaften– arbeitet mit vollem Systemtakt– arbeitet mit vollem Systemtakt– arbeitet mit vollem Systemtakt

– bis zu 255 Signale– bis zu 255 Signale

– mehr als 16k Samples je Signal– mehr als 16k Samples je Signal

– belegt interne Ressourcen (BRAM, LUT, FF)– belegt interne Ressourcen (BRAM, LUT, FF)

– komplexe Triggermöglichkeiten– komplexe Triggermöglichkeiten




• Am Beispiel v5_70• Am Beispiel v5_70– Zähler– Zähler

– Vergleicher– Vergleicher

– Button– Button




• Auswahl der neuen Quelle• Auswahl der neuen Quelle




• Neue Datei• Neue Dateidurch Doppel-durch Doppel-klick öffnenklick öffnenklick öffnen



Chipscope Logik Analyse max. Anzahl Anzahl Typ des Chipscope Logik Analyse max. Anzahl Bits je Trigger

Anzahl Trigger

Typ des TriggersChipscope Logik Analyse Bits je Trigger Trigger Triggers

• Ein neuer ILA• Ein neuer ILA(integrated(integratedlogic analyzer)logic analyzer)logic analyzer)wirdwirdhinzugefügthinzugefügt

benötigte benötigte RessourcenRessourcen

Zähler für TriggereventsTriggerevents

Anzahl Sequenzen Anzahl Sequenzen für Triggerfür Trigger



Chipscope Logik Analyse Anzahl Samples ob für Daten und Trigger Chipscope Logik Analyse Anzahl Samples je Signal

ob für Daten und Trigger die gleichen Signale Chipscope Logik Analyse je Signal die gleichen Signale

genutzt werden sollengenutzt werden sollen



Chipscope Logik Analyse Taktzuweisung Daten-Chipscope Logik Analyse Taktzuweisung Daten-

zuweisungChipscope Logik Analyse zuweisung

SignalfilterSignalfilter

SignaleSignale

Signal-Signal-zuweisung zuweisung

setzen/löschensetzen/löschen



Chipscope Logik Analyse zu messende Signale Chipscope Logik Analyse zu messende Signale auswählen und Chipscope Logik Analyse auswählen und

zuweisenzuweisen




• Synthese des Chipscope Modules• Synthese des Chipscope Modules




Angaben zur JTAG • Programmierung und Konfiguration

Angaben zur JTAG Kette und deren • Programmierung und Konfiguration Kette und deren KomponentenKomponenten



Chipscope Logik AnalyseWaveform der DatenTrigger

Chipscope Logik AnalyseWaveform der DatenTrigger

Chipscope Logik Analyse



Chipscope Logik Analyse.cdc Projektdatei importieren,

Chipscope Logik Analyse.cdc Projektdatei importieren, damit Signalnamen sichtbar Chipscope Logik Analyse damit Signalnamen sichtbar

werdenwerden



Chipscope Logik AnalyseChipscope Logik Analyse Trigger z.B. auf Rising_edge eines Chipscope Logik Analyse Rising_edge eines

Signals setzenSignals setzen



Chipscope Logik AnalyseChipscope Logik Analyse Komplexe Triggerkombinationen Chipscope Logik Analyse Triggerkombinationen

sind möglichsind möglich



Chipscope Logik Analyse Kombinationen wie Chipscope Logik Analyse Kombinationen wie z.B. Sequenzen von Chipscope Logik Analyse z.B. Sequenzen von

TriggereventsTriggerevents



Chipscope Logik Analyse Triggerevent wurde Chipscope Logik Analyse Triggerevent wurde ausgelöstAnalyse startenChipscope Logik Analyse ausgelöstAnalyse starten

(Trigger ‚scharf‘ (Trigger ‚scharf‘ schalten)schalten)



TimingconstraintsTimingconstraintsTimingconstraints

• Wozu benötigen wir diese?• Wozu benötigen wir diese?– Damit geprüft werden kann, ob bei der gewählten Platzierung und Verdrahtung – Damit geprüft werden kann, ob bei der gewählten Platzierung und Verdrahtung

alle Signale rechtzeitig ihr Ziel erreichen alle Signale rechtzeitig ihr Ziel erreichen

• Was muss ‚constrained‘ werden?• Was muss ‚constrained‘ werden?– Interne Taktgeschwindigkeit für ein oder mehrere Takte– Interne Taktgeschwindigkeit für ein oder mehrere Takte

– I/O Geschwindigkeit– I/O Geschwindigkeit

– Logik, die mehr als einen Takt benötigt– Logik, die mehr als einen Takt benötigt

– Pad zu Pad– Pad zu Pad

– Pad zu Logik / Logik zu Pad Timing– Pad zu Logik / Logik zu Pad Timing

• Timinganalysen können sehr komplex sein• Timinganalysen können sehr komplex sein• Timinganalysen können sehr komplex sein– Hier nur eine sehr kurze Einführung.– Hier nur eine sehr kurze Einführung.

– Mehr auf den Webseiten der Hersteller von FPGAs– Mehr auf den Webseiten der Hersteller von FPGAs



Timingconstraints - ÜbersichtTimingconstraints - ÜbersichtTimingconstraints - Übersicht

I/O Speed CLK & CEI/O Speed type 1

CLK & CESpeed

I/O Speed type 2

D Q D Q1 levelof logic

type 1 SpeedD Q D Q of logic

1 level1 level 1 levelof logic

1 levelof logic

2 levels of logic2 levels of logic

Pin Speed type 3



TimingconstraintsTimingconstraintsTimingconstraints

• Period constraint• Period constraint– Für die Berechung von Laufzeiten zwischen FF (siehe CLK & CE Speed)– Für die Berechung von Laufzeiten zwischen FF (siehe CLK & CE Speed)

– Setup Berechnung– Setup Berechnung• Fehler treten auf, wenn Daten sich am Ziel FF ändern, nachdem der Takt eintrifft• Fehler treten auf, wenn Daten sich am Ziel FF ändern, nachdem der Takt eintrifft

– Hold Berechnung– Hold Berechnung• Fehler treten auf, wenn Daten sich am Ziel FF ändern, bevor der Takt eintrifft• Fehler treten auf, wenn Daten sich am Ziel FF ändern, bevor der Takt eintrifft

• Offset in constraint• Offset in constraint– Spezifiziert interne Datenverzögerungen von einem Pin zu einem FF mit Bezug – Spezifiziert interne Datenverzögerungen von einem Pin zu einem FF mit Bezug

auf einen Takt (siehe I/O Speed type 1)auf einen Takt (siehe I/O Speed type 1)

• Offset out constraint• Offset out constraint– Spezifiziert interne Datenverzögerungen von einem FF zu einem Pin mit Bezug – Spezifiziert interne Datenverzögerungen von einem FF zu einem Pin mit Bezug

auf einen Takt (siehe I/O Speed type 2)auf einen Takt (siehe I/O Speed type 2)



Timingconstraints – BespielTimingconstraints – BespielTimingconstraints – Bespiel

Quelle: XilinxIntegrated HW/SW Systems Group IHS2 Seminar

Quelle: XilinxIntegrated HW/SW Systems Group http://www.tu-ilmenau.de/ihs/


Timingconstraints - BeispielTimingconstraints - BeispielTimingconstraints - Beispiel

Quelle: XilinxQuelle: Xilinx



VerhaltensanalyseVerhaltensanalyseVerhaltensanalyse

• Es werden unterschiedliche Module demonstriert• Es werden unterschiedliche Module demonstriert

• Aus Verhalten soll auf die interne Struktur geschlossen werden• Aus Verhalten soll auf die interne Struktur geschlossen werden

• Beispiele positioniert in folgenden Feldern• Beispiele positioniert in folgenden Feldern– v5_70: F1 (große LED)– v5_70: F1 (große LED)

– v5_71: F2 (Dimmer)– v5_71: F2 (Dimmer)

– v5_72: F3 (Ampel)– v5_72: F3 (Ampel)



Verhaltensanalyse – v5_70 große LEDVerhaltensanalyse – v5_70 große LEDVerhaltensanalyse – v5_70 große LED

• Welches Verhalten ist zu sehen?• Welches Verhalten ist zu sehen?– obere Hälfte im Bild wird rot beim Drücken des Taster 0– obere Hälfte im Bild wird rot beim Drücken des Taster 0

– untere Hälfte im Bild wird grün beim Drücken des Tasters 1– untere Hälfte im Bild wird grün beim Drücken des Tasters 1

– beide Funktionen sind unabhängig von einander– beide Funktionen sind unabhängig von einander

• Wie wird durch die Taster das Verhalten der Ausgabe verändert?• Wie wird durch die Taster das Verhalten der Ausgabe verändert?– dargestellt Farbe wird bei Tastendruck ausgetauscht– dargestellt Farbe wird bei Tastendruck ausgetauscht

• Welches logische Grundelement kann hierfür verwendet werden?• Welches logische Grundelement kann hierfür verwendet werden?• Welches logische Grundelement kann hierfür verwendet werden?– Muxer schaltet entweder 0 oder F auf die 4 Signal bits der Farben rot bzw. grün– Muxer schaltet entweder 0 oder F auf die 4 Signal bits der Farben rot bzw. grün

• Was wird als Schalter verwendet?• Was wird als Schalter verwendet?– MSB des vertikalen Zählers im Bildfeld muss für die obere Hälfte 0 sein und für – MSB des vertikalen Zählers im Bildfeld muss für die obere Hälfte 0 sein und für

die untere Hälfte 1die untere Hälfte 1

– außerdem muss der passende Taster gedrückt sein– außerdem muss der passende Taster gedrückt sein



Verhaltensanalyse – v5_71 DimmerVerhaltensanalyse – v5_71 DimmerVerhaltensanalyse – v5_71 Dimmer

• Welches Verhalten ist zu sehen?• Welches Verhalten ist zu sehen?– Farbe wechselt von grün nach gelb– Farbe wechselt von grün nach gelb

• Wie lässt sich das Verhalten erklären?• Wie lässt sich das Verhalten erklären?– Grün wird immer ausgegeben und rot wird langsam dazu gegeben– Grün wird immer ausgegeben und rot wird langsam dazu gegeben

• Wie sieht die Bedingung für das Dimmen aus• Wie sieht die Bedingung für das Dimmen aus– In welchem Raster wiederholt sich das Bild?– In welchem Raster wiederholt sich das Bild?

– Wenn gleichmäßig gedimmt wird pro Bild, wie lang ist der Zählvektor?– Wenn gleichmäßig gedimmt wird pro Bild, wie lang ist der Zählvektor?

– Wie werden die Bits des Vektors verwendet, um die Ausgabe anzusteuern?– Wie werden die Bits des Vektors verwendet, um die Ausgabe anzusteuern?



Verhaltensanalyse – v5_72 AmpelVerhaltensanalyse – v5_72 AmpelVerhaltensanalyse – v5_72 Ampel

• Welches Verhalten ist zu sehen?• Welches Verhalten ist zu sehen?– Farbe wechselt von grün über gelb nach rot und zurück über orange zu grün– Farbe wechselt von grün über gelb nach rot und zurück über orange zu grün

– Der Wechsel wird bei jedem Tastendruck vollzogen– Der Wechsel wird bei jedem Tastendruck vollzogen

• Wie lässt sich das Verhalten erklären?• Wie lässt sich das Verhalten erklären?– State machine mit Übergängen bei Tastendruck– State machine mit Übergängen bei Tastendruck

– Festlegung der Farbe anhand von State machine– Festlegung der Farbe anhand von State machine

• Wie sieht die Bedingung für die Ampel aus?• Wie sieht die Bedingung für die Ampel aus?– Wie muss der Multiplexer für die Ausgabe der Farben beschaltet werden– Wie muss der Multiplexer für die Ausgabe der Farben beschaltet werden

• Für Rot? � 0xF bei rot und gelb, 0x8 bei orange• Für Rot? � 0xF bei rot und gelb, 0x8 bei orange

• Für Grün? � 0xF bei grün und gelb, 0x4 bei orange

• Für Blau? � immer 0x0• Für Blau? � immer 0x0



KonsultationKonsultationKonsultation

• Für das nächste Seminar Fragen vorbereiten• Für das nächste Seminar Fragen vorbereiten– Zum bisherigen Stoff des Seminars– Zum bisherigen Stoff des Seminars

– Zu den selbst entworfenen Modulen– Zu den selbst entworfenen Modulen

• Wünsche was im Januar noch im Seminar behandelt • Wünsche was im Januar noch im Seminar behandelt • Wünsche was im Januar noch im Seminar behandelt werden soll.werden soll.



2009-12-11 ihs2 seminar 05 - tu-ilmenau.de fileabbilden von verhalten in hardware • bisher...

Documents